



AD18F02

用户手册

版 本 号：V1.0.1.3

版权所有©

西安恩狄集成电路有限公司

本资料内容为西安恩狄集成电路有限公司在现有数据资料基础上编制而成，本资料中所记载的实例以正确的试用方法和标准操作为前提，使用方在应用该等实例时应充分考虑外部诸条件，西安恩狄集成电路有限公司不担保或确认该等实例在使用方的适用性、适当性或完整性，西安恩狄集成电路有限公司亦不对使用方使用本资料所有内容而可能或已经带来的风险或后果承担任何法律责任。文档中所有涉及到第三方软件的，请自行购买正版软件，因第三方软件版权问题涉及到的一切后果，与西安恩狄集成电路有限公司无关。基于使本资料的内容更加完善等原因，西安恩狄集成电路有限公司保留未经预告的修改权。

西安恩狄集成电路有限公司

地 址：陕西省西安市高新区高新一路 19 号思安大厦 501

电 话：+（86 29）88322766 网 站：www.admicrochip.com

微信号：恩狄 ADUC



版本修订记录

Bin	Version	Change List	Owner
1	1.0.0.0	初版	YanJia
2	1.0.0.1	增加 QFN20 封装	YanJia
3	1.0.0.2	更换 1.3 章引脚排列图	ZhaoWei
4	1.0.0.3	增加 ADC 超时处理	ZhaoWei
5	1.0.0.4	更新订购信息	ZhaoWei
6	1.0.0.5	1) 更新引脚排列、订购信息 2) 增加烧录引脚说明章节 1.5	Aaron
7	1.0.0.6	AD18 系列 AD18F02/AD18F020/AD18F022 规格，合并成一版，规格书更名 AD18F02 user manual	ZhaoWei
8	1.0.0.7	1) 增加 Sleep 模式下的使用注意事项	Zhaowei
9	1.0.0.8	1) 修改 LVT 配置参数 2) 修改烧录引脚说明 3) 更新引脚排列、引脚说明	Aaron
10	1.0.0.9	1) 优化 18F022 部分功能描述 2) 增加 I2C 使用注意事项	Zhaowei
11	1.0.1.0	1) 增加 IO 双沿中断的使用说明 2) 增加 CMP 双沿中断的使用说明	Aaron
12	1.0.1.1	修改 CCPCON 寄存器描述，增加注释	Phil
13	1.0.1.2	1) 修改 FVR 章节 2) 修改运放章节 3) 修改比较器章节 4) 修改 ADC 章节 4) 删除 AD18F020/AD18F022	Phil
14	1.0.1.3	1) 更改订购信息 2) 增加寄存器列表 3) 更改 SOP16 封装信息	SGD

目 录

版本修订记录	1
1 产品简介	9
1.1 功能特性	9
1.2 系统结构	11
1.3 引脚排列	12
1.4 引脚说明	13
1.5 烧录引脚说明	18
1.6 绝对额定最大值	18
2 中央处理器	19
2.1 指令集	19
2.2 程序存储	19
2.2.1. 程序计数器	19
2.2.2. 返回地址堆栈	19
2.2.3. 栈顶访问	20
2.2.4. 快速寄存器堆栈	21
2.2.5. 程序存储器	21
2.3 数据存储器 RAM	22
2.4 寄存器列表	23
2.5 数据寻址方式	26
2.5.1. 固有和立即数寻址	26
2.5.2. 直接寻址	26
2.5.3. 间接寻址	26
2.6 配置选项	28
配置字 0	28
配置字 1	29
配置字 2	30
配置字 3	31
3 FLASH	32
3.1 FLASH	32
3.1.1. IAPTRIG 寄存器	32
3.1.2. IAPCTRL 寄存器	32
3.1.3. IAPADDRH 寄存器	33

3.1.4. IAPADDR1 寄存器	33
3.1.5. IAPDATH 寄存器	33
3.1.6. IAPDATL 寄存器	33
3.1.7. IAPWAIT 寄存器	33
3.1.8. SIGCON 寄存器	34
4 系统时钟源	35
4.1 系统时钟相关寄存器	35
4.1.1. OSCCON 寄存器	35
4.1.2. CLKCFG1 寄存器	35
4.1.3. CLKCFG2 寄存器	36
4.2 双速时钟启动模式	37
4.3 双速启动模式配置	37
4.4 双速启动顺序	37
4.5 故障保护时钟监控器	38
4.5.1. 故障保护操作	38
4.5.2. 故障检测完成	38
5 复位和电源电压检测	39
5.1 上电复位计数器(PWRT)	39
5.2 软件复位	42
5.3 复位顺序	42
5.4 LVD 检测	44
5.4.1. PCON(寄存器)	44
5.4.2. RCON(寄存器)	45
6 I/O 端口	47
6.1 IO 工作模式	47
6.1.1. PORTA (Port 寄存器)	47
6.1.2. PORTB (Port 寄存器)	47
6.1.3. PORTC (Port 寄存器)	47
6.1.4. TRISA (I/O 口方向控制寄存器)	48
6.1.5. TRISB (I/O 口方向控制寄存器)	48
6.1.6. TRISC(I/O 口方向控制寄存器)	48
6.1.7. PINA (数据锁存寄存器)	48
6.1.8. PINB (数据锁存寄存器)	49
6.1.9. PINC (数据锁存寄存器)	49

6.2	下拉电阻开漏	49
6.2.1.	PAPD(I/O 下拉控制寄存器)	49
6.2.2.	PAPU (I/O 上拉控制寄存器)	49
6.2.3.	PAOD (I/O 开漏控制寄存器)	50
6.2.4.	PBPD(I/O 下拉控制寄存器)	50
6.2.5.	PBPU (I/O 上拉控制寄存器)	50
6.2.6.	PBOD (I/O 开漏控制寄存器)	50
6.2.7.	PCPD(I/O 下拉控制寄存器)	50
6.2.8.	PCPU (I/O 上拉控制寄存器)	51
6.2.9.	PCOD (I/O 开漏控制寄存器)	51
6.2.10.	PAINTMASK (Port A 端口电平变化中断掩膜位)	51
6.2.11.	PBINTMASK (Port B 端口电平变化中断掩膜位)	51
6.2.12.	PCINTMASK(Port C 端口电平变化中断掩膜位)	52
6.3	模拟 IO 寄存器	52
6.3.1.	ANASEL0 (IO 的模拟通道寄存器)	52
6.3.2.	ANASEL1 (IO 的模拟通道寄存器)	52
6.3.3.	ANASEL2 (IO 的模拟通道寄存器)	52
6.3.4.	SMTVA (PA 口施密特寄存器)	53
6.3.5.	SMTVB (PB 口施密特寄存器)	53
6.3.6.	SMTVC (PC 口施密特寄存器)	53
6.3.7.	CURCON(寄存器读写)	54
7	定时器	55
7.1	Timer0/Prescaler/BUZZER/PWM	55
7.1.1.	Timer0 计数/定时	55
7.1.2.	使用内部时钟: 定时模式	55
7.1.3.	使用外部时钟/内部 32K 时钟/计数模式	55
7.1.4.	Prescaler (预置器)	55
7.1.5.	BUZZER (BUZZER 输出)	56
7.1.6.	TMR0 与 4 路 PWM	56
7.2	TIMER1 16 位定时/计数器	58
7.2.1.	TMR1L (Timer1 16 位低 8 位寄存器)	59
7.2.2.	TMR1H (Timer1 16 位高 8 位寄存器)	59
7.2.3.	T1CON0 (Timer1 控制寄存器)	60
7.2.4.	T1CON1(Timer1 控制寄存器)	60

7.3	TIMER2 定时器	61
7.3.1.	PR2L (timer2 的周期寄存器)	62
7.3.2.	PR2H timer2 的周期寄存器)	62
7.3.3.	TMR2L (Timer2 的低位寄存器)	62
7.3.4.	TMR2H (Timer2 的高位寄存器)	62
7.3.5.	T2CON0(timer2 控制寄存器)	63
7.4	TIMER3 定时器和 4 路 12 位 PWM	64
7.4.1.	TIMER3 定时器	64
7.4.2.	4 路 12 位 PWM	66
7.4.3.	4 路 PWM 的输出	66
7.4.4.	4 路 PWM 的周期	67
7.4.5.	PWM 的占空比	67
7.4.6.	PWM 的分辨率	67
7.4.7.	PWM 的工作设置	68
7.5	看门狗定时器 (WDT)	71
7.5.1.	WDTCON(看门狗的控制寄存器)	71
8	捕获/比较/PWM 模块	73
8.1	捕捉模式	75
8.2	比较模式	76
8.2.1.	PWM 中心对齐模式	77
8.3	3 组互补 PWM 输出	78
8.3.1.	PWM1CON1(PWM 控制寄存器)	79
8.3.2.	PWM1CON0(PWM 的控制寄存器)	79
8.3.3.	PMS 寄存器	80
8.3.4.	PXC(PWM 控制输出寄存器)	81
8.3.5.	DTC (死区时间控制寄存器)	82
8.3.6.	POLS (极性选择寄存器)	82
8.3.7.	PME 寄存器	83
8.3.8.	PWM 调制	83
8.3.9.	死区时间	84
8.3.10.	互补式输出控制防呆电路	85
8.3.11.	增强型六路 PWM	88
9	通用同步/异步收发器 (USART)	95
9.1	波特率发生器	97

9.2	异步发送器	98
9.3	异步接收	100
9.4	同步模式	101
9.4.1.	同步主机发送	101
9.4.2.	同步主机接收	103
9.5	同步从机模式	103
9.5.1.	同步从机发送	104
9.5.2.	同步从机接收	104
10	I2C 控制器	105
10.1	I ² C 相关寄存器:	106
10.1.1.	I2CACKDLY (I2C 的延时控制寄存器)	106
10.1.2.	I2CTX (I2C 的发送寄存器)	106
10.1.3.	I2CRC (I2C 的接收寄存器)	106
10.1.4.	I2CADD0 (I2C 的地址寄存器)	106
10.1.5.	I2CADD1 (I2C 的地址寄存器)	106
10.1.6.	I2CMASK (I2C 的寄存控制器)	107
10.1.7.	I2CSTAT (I2C 的控制寄存器)	107
10.1.8.	I2CCON0 (I2C 的控制寄存器)	108
10.1.9.	I2CCON1 (I2C 的控制寄存器)	108
10.1.10.	I2CIE 寄存器	109
10.1.11.	I2CIF 寄存器	109
10.1.12.	I2CIP 寄存器	110
10.2	从机模式	110
11	中断	113
11.1	外部中断	113
11.2	Timer0 中断	114
11.3	Timer1 中断	114
11.4	Timer2 中断	114
11.5	Timer3 中断	114
11.6	PortA 输入改变中断	114
11.7	PortB 输入改变中断	114
11.8	PortC 输入改变中断	115
11.9	低电压、高电压中断	115
11.10	运放中断	116

11.11 比较器中断	116
11.12 ADC 中断	116
11.13 中断的相关寄存器	117
11.13.1. INTCON 寄存器	117
11.13.2. IPR1 寄存器	117
11.13.3. PIR1 寄存器	118
11.13.4. PIE1 寄存器	118
11.13.5. IPR2 寄存器	119
11.13.6. PIR2 寄存器	119
11.13.7. PIE2 寄存器	120
11.13.8. IPR3 寄存器	121
11.13.9. PIR3 寄存器	122
11.13.10. PIE3 寄存器	122
12 省电模式 (SLEEP)	124
12.1 睡眠唤醒	125
12.1.1. SMCR (状态控制寄存器)	126
13 固定参考电压 (FVR)	128
13.1 FVRCON 寄存器	128
14 多通道输入模拟缓冲器 (BUFFER UNIT)	130
14.1 BUCON 寄存器	130
15 模数转换器 (ADC)	132
15.1 ADCMP0H (AD 比较寄存器 0 高字节)	133
15.2 ADCMP1H (AD 比较寄存器 1 高字节)	133
15.3 ADCMP01L (AD 比较寄存器 0 和 1 低字节)	134
15.4 ADRESH (AD 转换结果的高四位)	134
15.5 ADRESL (AD 转换结果的低八位)	134
15.6 ADCON0 (ADC 控制寄存器 0)	134
15.7 ADCON1 (ADC 控制寄存器 1)	135
16 数模转换器 (DAC0 和 DAC1)	137
16.1 DAC 参考电压选择寄存器	138
16.2 DAC0 控制寄存器	139
16.3 DAC1 控制寄存器	139
17 运放 (OP0 和 OP1)	140
17.1 运放 OP0	140

17.1.1. OP0CON0(FOP 控制寄存器)	140
17.1.2. OP0CON1(OP 控制寄存器)	141
17.1.3. OP0CON2(OP 控制寄存器)	142
17.1.4. OP0CON3(OP 控制寄存器)	142
17.2 运放 OP1	143
17.2.1. OP1CON0(OP 控制寄存器)	143
17.2.2. OP1CON1(OP 控制寄存器)	144
17.2.3. OP1CON2(OP 控制寄存器)	145
17.2.4. OP1CON3(OP 控制寄存器)	145
17.3 运放 OP 电流偏置控制寄存器	145
17.3.1. OPCON(OP 控制寄存器)	145
17.4 OP0 与 OP1 的输入失调校准	146
17.4.1. OP0OFFSET 校准	146
17.4.2. OP1OFFSET 校准:	146
18 比较器 (CMP0 和 CMP1)	148
18.1 比较器 CMP0	148
18.1.1. CMP0CON(比较器控制寄存器)	148
18.2 比较器 CMP1	149
18.2.1. CMP1CON(比较器控制寄存器)	150
18.3 比较器输出控制寄存器	150
18.3.1. CMPCON(比较器控制寄存器)	150
19 LCD 驱动模块	152
19.1 LCD 管脚设置	152
19.2 LCD 相关寄存器	152
19.2.1. LCDCON(LCD 使能寄存器)	152
19.2.2. LCDCON1(比较器控制寄存器)	152
19.2.3. LCDCON2(比较器控制寄存器)	153
19.2.4. LCDCON3(比较器控制寄存器)	153
20 8X8 硬件乘法器	155
21 电气特性	156
22 封装尺寸	159
23 订购信息	162

1 产品简介


1.1 功能特性

- 8位 RISC CPU 内核，FOSC=16MHz，支持 2T、4T CPU 运算模式
- 支持 8 位硬件乘法器
- 支持在线调试，4 个硬件断点
- 内置 4K*16 bit FLASH(8K Bytes)可编程存储器，支持 20K 次擦除写入，一页为 128*16 bit，256 Byte SRAM，8 级深度硬件堆栈；支持 IAP 功能；程序存储空间的 Checksum 自动校验；
- CPU 双时钟模式，高速可选 FCPU、FCPU/2、FCPU/4、FCPU/8、FCPU/16、FCPU/32；低速时钟可选 1M/512K/256K/128K/64K/32K/16K，并可以作为 FCPU 时钟；通过寄存器可实时切换 CPU 时钟；
- CPU 有 IDLE、PWSAVE、DEEPPWSAVE、PWOFF 四种工作模式；
- TIMER0，8 位定时/计数器，可选 FCPU、OSC32K(32K 时钟)、T0CKI、运放输出作为 TIMER0 时钟，同时支持 BUZZER 输出模式，支持 1 路 8 位硬件 PWM，可同时输出到 4 个不同 IO；
- TIMER1，16 位定时/计数器，有多个时钟输入选择，可以工作在异步时钟工作模式，同时支持 IO 管脚输入捕捉功能；可以做长定时，支持 1 秒定时；能定时启动 ADC 采集；
- TIMER2，12 位定时器，时钟源为 Fsys；
- TIMER3，12 位定时器，时钟源为 Fsys；支持 4 路独立的 12 位 PWM 输出；
- CCP，与 TIMER1 构成 16 位精度的一路捕获，支持多种捕获定义，并可同时记录上升、下降沿捕获记录；与 TIMER1 构成 16 位精度的一路数字比较，可以控制 IO 输出或者启动 ADC 采集；与 Timer2 构成 6 路 12 位精度的三路互补 PWM 输出半桥控制；支持 OP、CMP、IO 关闭和启动 PWM；
- USART：同步、异步、半双工和单线串口，支持 1bit、2bit、3bit 停止位
- 硬件从 I2C 接口，支持 100K，400K，1M BPS，支持两个 7 位从地址应答寄存器，可设定是否产生应答
- 内置高精度电压源，提供电压 1.0V、1.1V；误差小于 1%；
- 内置多通道模拟输入缓冲器 BUFFER，可以输入温度传感器（NTC）值；可以输入 1/4 VDD 电压，用于系统电压采集；
- 12bit 高精度的 ADC，支持多个 IO 引脚采集，同时支持内部模拟信号采集；支持自动采集比较模式，可用于低功耗下信号采集；支持 2 个电压采集比较值，实现高精度比较器功能；
- LVR 提供 14 种低电压选择，支持低电压中断，同时也支持高电压中断，高电压中断可选择自动强制 PB0 输出指定电平，可实现电源电压采集；
- 2 组低失调和高增益运算放大器，灵敏度高并能有效抑制误触发；支持 IO、OP、FVR、ADC BUFER 输入；运放可以输出到多个管脚；支持单独配置功能；支持双沿产生中断；支持输入失调电压校准；
- 2 路 6 位精度的 DAC；可以输出到 OP、CMP、ADC、ADC BUFFER；支持单独配置使能功能；DAC


基准可以分开控制；

- 2 组比较器，用于比较输入端电压的大小，输入电压比较范围为 $0 \sim VDD/2$ ；CMP 输出可以输出 IO；比较器输入支持 IO、DAC0、DAC1、OP0、OP1、FVR、ADC BUFFER；支持单独配置使能功能；支持双沿产生中断；
- 支持 1/2 偏压 LCD 驱动；
- 超强程序加密算法，保证芯片程序内容唯一性；
- 运行速度：支持最高 16 MHz CPU 运行工作频率；
- 上电复位计数器（PWRT）和振荡启动计数器（Oscillator Start-up Timer OST）
- 内部振荡器集成了一个看门狗保证了可靠的操作同时软件使能看门狗操作
- IO 口的 SINK 电流支持 2 档选择。其中 PB2 引脚支持 60mA SINK 驱动电流和 50mA 的 SOURCE 驱动电流；
- 通过编程控制 I/O 端口的上拉/下拉、开漏等状态；上拉电阻支持两类选择；
- 中断：
 - ✧ 三个内部计数/定时器中断源；
 - ✧ 三个外部 IO 管脚中断源：INT 管脚；
 - ✧ PA、PB、PC 的输入改变中断源
 - ✧ CCP 中断源；
 - ✧ 低电压、高电压 LVD 中断源；
 - ✧ 运放输出电压比较中断源；
 - ✧ ADC 中断；
 - ✧ OP 中断
 - ✧ CMP 中断
 - ✧ 时钟监测中断
- 振荡器
 - ✧ 内部 1.024MHz RC 振荡器，分频到 32KHZ 用于看门狗计数
 - ✧ 内部 16MHz RC 振荡器，用于系统时钟
 - ✧ 外部 32768 低频晶体振荡器，用于系统时钟或 RTC
 - ✧ 外部高频晶体振荡器 412KHz~16MHz
- 通过外部中断、PortA 中断、PortB 中断、PortC 中断、LVD 中断、TIMER 中断、CCP 比较模式、WDT 溢出和外部复位实现睡眠模式唤醒。
- 有可靠的保证使得程序代码不被读出；
- VDD 工作电压范围：2.2V ~ 5.5V，CPU 工作的最高频率为 16MHz；
- 封装：SOP16，TSSOP20，QFN20

1.2 系统结构



1.3 引脚排列



1.4 引脚说明

管脚名	功能名	输入类型	输出类型	具体描述	支持开漏	上下拉
PA0	PA0	SMT	CMOS	GPIO	Y	Y
	PWM0	—	CMOS	PWM0 的输出		
	PWM3	—	CMOS	PWM3 的输出		
	T1CH0	SMT	—	TIMER1 的脉宽输入通道		
	TOBUZZER	—	CMOS	TIMER0 的 BUZZ 输出		
	RX	SMT	—	UART 的接收 IO		
	OP1AN0	AN	—	OP1 通道 0 输入		
	ADC3	AN	—	ADC 通道 3 输入		
	BUAN1	AN	—	BUFF 的输入通道		
	COM0	AN	—	LCD COM 输出		
PA1	PA1	SMT	CMOS	GPIO	Y	Y
	TOCKI	SMT	—	Timer0 时钟源输入		
	TX	SMT	—	UART 的发送 IO		
	RX_TX	SMT	—	UART 的单线半双工通信 IO		
	PWM2	—	CMOS	PWM2 的输出		
	C1OUT0	—	CMOS	CMP1 输出引脚		
	AOE0	AN	—	OP0 输出引脚		
	ADC2	AN	—	ADC 通道 2 输入		
	COM1	AN	—	LCD COM 输出		
PA2	PA2	SMT	CMOS	GPIO	Y	Y
	PWM5	—	CMOS	PWM 的输出		
	ICSPDAT	—	CMOS	芯片烧录的数据引脚		
	BUAN0	AN	—	BUFF 的输入通道		
	COOUT0	—	CMOS	CMP0 的输出引脚		
	C1N0	AN	—	CMP1 负端输入通道 0		
	CON0	AN	—	CMP0 负端输入通道 0		
	OPOAN1	AN	—	OP0 通道 1 输入		
	ADC1	AN	—	ADC 通道 1 输入		

管脚名	功能名	输入类型	输出类型	具体描述	支持开漏	上下拉
	SDA	—	CMOS	I2C 的数据引脚 IO		
	COM2	AN	—	LCD COM 输出		
PA3	PA3	SMT	CMOS	GPIO	Y	Y
	PWM4	—	CMOS	PWM4 的输出		
	C1P0	AN	—	CMP1 正端输入通道 0		
	C0P0	AN	—	CMP0 正端输入通道 0		
	OPOANO	AN	—	OP0 通道 0 输入		
	ADC0	AN	—	ADC 通道 0 输入		
	ICSCLK	SMT	—	芯片烧录的时钟引脚		
	SCL	SMT	—	I2C 的时钟引脚 IO		
	COM3	AN	—	LCD COM 输出		
PA4	PA4	SMT	CMOS	GPIO	Y	Y
	PWM3	—	CMOS	PWM3 的输出		
	T1BUZZER	—	CMOS	TIMER1 的 BUZZ 输出		
	T1CH1	SMT	—	TIMER1 的脉宽输入通道		
	COM4	AN	—	LCD COM 输出		
PA5	PA5	SMT	CMOS	GPIO	Y	Y
	PWM2	—	CMOS	PWM2 的输出		
	T1CH2	SMT	—	TIMER1 的脉宽检测输入引脚		
	ADC9	AN	—	ADC 通道 9 输入		
	COM5	AN	—	LCD COM 输出		
PB0	PB0	SMT	CMOS	GPIO	Y	Y
	PWM0	—	CMOS	PWM0 的输出		
	PWM4	—	CMOS	PWM4 的输出		
	TX	—	—	UART 的发送 IO		
	RX_TX	SMT	CMOS	UART 的单线半双工通信 IO		
	PB0ST	—	CMOS	LVR 中电源电压高于阈值电压，强制输出引脚		
	C1P1	AN	—	CMP1 正端输入通道 1		

管脚名	功能名	输入类型	输出类型	具体描述	支持开漏	上下拉
	COP1	AN	—	CMP0 正端输入通道 1		
	OP1AN1	AN	—	OP1 通道 1 输入		
	ADC4	AN	—	ADC 通道 4 输入		
	VREF	AN	—	ADC 的外部参考电压输入		
	COM6	AN	—	LCD COM 输出		
PB1	PB1	SMT	CMOS	GPIO	Y	Y
	PWM0	—	CMOS	PWM0 的输出		
	PWM5	—	CMOS	PWM5 的输出		
	RX	SMT	—	UART 的接收 IO		
	C1N1	AN	—	CMP1 负端输入通道 1		
	CON1	AN	—	CMP0 负端输入通道 1		
	A1E0	AN	—	OP1 输出引脚		
	ADC5	AN	—	ADC 通道 5 输入		
	INT0	SMT	—	外部中断 0		
	COM7	AN	—	LCD COM 输出		
PB2	PB2	SMT	CMOS	GPIO	Y	Y
	PWM14	—	CMOS	PWM14 的输出		
	PWM2	—	CMOS	PWM2 的输出		
	C1OUT1	AN	—	CMP1 输出引脚		
	COOUT1	AN	—	CMP0 输出引脚		
	CKOE1	—	CMOS	系统时钟的输出 IO		
	ADC10	AN	—	ADC 的输入端		
	COM8	AN	—	LCD COM 输出		
PB3	PB3	SMT	CMOS	GPIO	Y	Y
	CCP1	—	CMOS	CCP 的输出引脚		
	PWM13	—	CMOS	PWM13 的输出		
	INT1	SMT	—	外部中断 1		
	A1E1	AN	—	OP1 输出引脚		
	COM9	AN	—	LCD COM 输出		

管脚名	功能名	输入类型	输出类型	具体描述	支持开漏	上下拉
PB4	PB4	SMT	CMOS	GPIO	Y	Y
	PWM0	—	CMOS	PWM0 的输出		
	PWM12	—	CMOS	PWM12 的输出		
	INT2	SMT	—	外部中断 2		
	A0E1	AN	—	OP0 输出通道 1		
	COM10	AN	—	LCD COM 输出		
PB5	PB5	SMT	CMOS	GPIO	Y	Y
	PWM3	—	CMOS	PWM3 的输出		
	PWM11	—	CMOS	PWM11 的输出		
	ADC6	AN	—	ADC 通道 6 输入		
	OP1AN3	AN	—	OP1 通道 3 输入		
	COM11	AN	—	LCD COM 输出		
PC0	PC0	SMT	CMOS	GPIO	Y	Y
	PWM5	—	CMOS	PWM5 的输出		
	ADC8	AN	—	ADC 通道 8 输入		
	COM12	AN	—	LCD COM 输出		
PC1	PC1	SMT	CMOS	GPIO	Y	Y
	PWM4	—	CMOS	PWM4 的输出		
	ADC7	AN	—	ADC 通道 7 输入		
	COM13	AN	—	LCD COM 输出		
PC2	PC2	SMT	CMOS	GPIO	Y	Y
	PWM3	—	CMOS	PWM3 的输出		
	PWM14	—	CMOS	PWM14 的输出		
	IOFLT	—	CMOS	故障检测输入引脚		
	T1CKI	SMT	—	Timer1 时钟源输入		
	OSCI	SMT	—	外部晶振的输入引脚		
	COM14	AN	—	LCD COM 输出		
PC3	PC3	SMT	CMOS	GPIO	Y	Y
	PWM2	—	CMOS	PWM2 的输出		

管脚名	功能名	输入类型	输出类型	具体描述	支持开漏	上下拉
	CKOE0	—	CMOS	系统时钟的输出引脚		
	OSCO	—	CMOS	外部晶振的输出引脚		
	OPOAN2	AN	—	OPO 通道 2 输入		
	COM15	AN	—	LCD COM 输出		
PC4	PC4	SMT	CMOS	GPIO	Y	Y
	PWM5	—	CMOS	PWM5 的输出		
	PWM15	—	CMOS	PWM15 的输出		
	RSTn	SMT	—	芯片的复位引脚		
	FVROUT	AN	—	FVR 的输出引脚		
	OPOAN3	AN	—	OPO 通道 3 输入		
	COM16	AN	—	LCD COM 输出		
PC5	PC5	SMT	CMOS	GPIO	Y	Y
	PWM4	—	CMOS	PWM4 的输出		
	PWM10	—	CMOS	PWM10 的输出		
	BUOUT		CMOS	BUFF 的输出引脚		
	OP1AN2	AN	—	OP1 通道 2 输入		
	COM17	AN	—	LCD COM 输出		

注：使用外部晶振时，若需要同时使用 PWM 输出，使用其他 IO 对应的相同的 PWM 输出；

1.5 烧录引脚说明

AD18F02烧录引脚说明			
序号	烧录引脚	烧录信号	在板说明
1	VCC	VCC	VCC Pin 和 Vss Pin 在烧录时，电压会变化，因此必须由烧录器 VCC 直接连接到芯片 VCC。在烧录时，烧录器会断电再上电做检查，因此并联的电容建议不要超过 470uF 电容，电容越大，烧录时间越长。
2	VSS	GND	
3	PA2	DAT	CLK, DAT, 为通信线，不允许 0.1uF 以上的电容，不允许强上下拉电阻。
4	PA3	CLK	
5	PB4	CKOE	CKOE 可以是任意脚位（不包括 VCC VSS PA2 PA3）。校准芯片时会产生 1KHZ 方波，电容会影响波形，因此禁止电容并联，也禁止上下拉电阻。
6	PC4	-	烧录器校准时用来校准 FVR。

注：PC4：烧录空片时要用来校准 FVR，此时必须连接。已做 FT 的芯片烧录时不用连接此脚。

PB4：CKOE 可以选择任意脚位（不含 VDD、VSS、PC4、PA2、PA3）。已做 FT 的芯片烧录时不用连接此脚。

1.6 绝对额定最大值

符号	描述	最小值	最大值	单位
VDD-VSS	电源电压	-0.3	+6.0	V
VIN	端口输入信号电压	VSS-0.3	VDD+0.3	V
I_{VDD}	VDD 的最大电流	-	+100	mA
I_{VSS}	VSS 的最大电流	-	-100	mA
T_J	最大结温	-	+150	°C
T_{STG}	存储温度范围	-55	+150	°C
T_A	工作温度	-40	+85	°C

注：如果运行条件超过了上述“绝对额定最大值”，即可能对器件造成永久性损坏。上述值仅为运行条件的极大值，我们不建议器件运行在该规范范围以外。器件长时间工作在绝对极限参数条件下，其稳定性可能受到影响。

2 中央处理器

2.1 指令集

AD18F02 具有一个支持 83 条内核指令的标准指令集。其中包含 8 条针对优化递归和软件堆栈代码的扩展指令。

2.2 程序存储

AD18F02 的 FLASH 为 4K*16 bit。

AD18F02 有两个中断向量。复位向量地址为 0000h,中断向量地址为 0008h 和 0018h。

2.2.1. 程序计数器

程序计数器 (Program Counter,PC)，指定要取出执行的指令地址。PC 内的地址为 14 位二进制数，并且保存在 2 个独立的 8 位寄存器中。其中的低字节称为 PCL 寄存器，该寄存器可读写。高字节，即 PCH 寄存器，存储 PC<14: 8>位，不可直接读写。可以通过 PCLATH 寄存器更新 PCH 寄存器。

通过执行写 PCL 的操作，可以将 PCLATH。类似的，通过执行读 PCL 的操作，可以将程序计数器的两个高字节传送到 PCLATH。

CALL，RCALL，GOTO 和程序转移指令直接写入程序计数器。对于这些指令，PCLATH 的内容将不会被传送到程序计数器。

2.2.2. 返回地址堆栈

用于存放返回地址的堆栈允许保存最多 8 个程序调用地址和中断向量。当执行 CALL 或 RCALL 指令或响应中断时,PC 值被压入堆栈。而执行 RETURN、RETLW 或 RETFIE 指令时,PC 值从堆栈弹出。PCLATH 不受 RETURN 或 CALL 指令的影响。

通过 21 位的 RAM 和 4 位的堆栈指针 (STKPTR) 来实现 16 级的堆栈操作。堆栈既不占用程序存储空间也不占用数据存储空间。堆栈指针可以读写，并且通过栈顶的特殊文件寄存器可以读写栈顶地址。也可使用这些寄存器将数据压入堆栈，或将数据从堆栈弹出。


执行 CALL 类型指令引起进栈操作：堆栈指针首先加 1，并且将 PC 的内容写入堆栈指针指向的地址单元 (PC 已经指向 CALL 的下一条指令)。执行 RETURN 类型指令时，引起出栈操作：STKPTR 寄存器所指向的地址单元的内容被传送给 PC，然后堆栈指针减 1。

所有复位后，堆栈指针被初始化 00000。堆栈指针值 00000 不指向任何 RAM 单元，它只是一个复位值。状态表明堆栈是满、上溢还是下溢。

2.2.3. 栈顶访问

只有栈顶（Top-of-Stack,TOS）是可读写的。有 2 个寄存器 TOSH:TOSL 用于保存 STKPTR 寄存器所指向的堆栈单元的内容。这可以让用户在必要时实现软件堆栈。在 CALL、RCALL 或中断后，软件可以通过读取 TOSH:TOSL 寄存器来读取进栈值。这些值可以被置入用户定义的软件堆栈。返回时，软件将这些值存回 TOSH:TOSL 并执行返回。

为防止对堆栈的意外操作，访问堆栈时用户必须禁止全局中断使能位。



2.2.3.1. 返回堆栈指针（STKPTR）

STKPTR 寄存器包含堆栈指针值、STKFUL（堆栈满）状态位和 STKUNF（堆栈下溢）状态位。堆栈指针值可为 0 到 7 之间的整数。向堆栈压入值前，堆栈指针加 1；而从堆栈弹出值后，堆栈指针减 1。复位时，堆栈指针值为 0。用户可以读写堆栈指针的值。实时操作系统（Real-Time Operating System,RTOS）可以利用此特性对返回堆栈进行维护。

当向堆栈压入 PC 值 8 次(且没有值从堆栈弹出)后,STKFUL 位就会置 1。通过软件或 POR 使 STKFUL 位清零。

堆栈满时执行的操作由 STVREN（堆栈上溢复位使能）配置位的状态决定。如果 STVREN 位已经置 1（默认），第 15 次进栈将把（PC+2）值压入堆栈，将 STKFUL 位置 1，并复位器件。STKFUL 位将保持置 1，而堆栈指针将被清零。如果 STVREN 位被清零，第 15 次进栈时 STKFUL 位会被置 1，堆栈指针则加 1 变为 7。任何其他进栈操作都不会覆盖第 15 次进栈的值，并且 STKPTR 将保持 7。当堆栈弹出次数足够卸空堆栈时，下一次出栈会向 PC 返回一个零值，并将 STKUNF 位置 1，而堆栈指针则保持为 0。STKUNF 位将保持置 1，直到被软件清零或发生 POR。

STKPTR 寄存器

地址:0XFFC

Bit	Name	Description	Attribute	Reset
7	STKFUL	堆栈满标志位 1: 堆栈满或上溢 0: 堆栈未满或未上溢	R/W	0
6	STKUNF	堆栈下溢标志位 1: 发生堆栈下溢	R/W	0

Bit	Name	Description	Attribute	Reset
		0: 未发生堆栈下溢		
5	Reserved			
4:0	SP [4:0]	堆栈指针地址	R/W	0

2.2.4. 快速寄存器堆栈


为 Status、WREG 和 BSR 寄存器提供的快速寄存器堆栈具有从中断“快速返回”的功能。每个寄存器堆栈的深度仅为 1 级，并且不可读写。当处理器转入中断向量处执行指令时，此堆栈装入对应寄存器的当前值。所有中断源都会将值压入堆栈寄存器。如果使用 RETFIE, FAST 指令从中断返回，这些寄存器中的值会被重新装回对应的寄存器。

如果同时使能了低优先级中断和高优先级中断，从低优先级中断返回时，无法可靠地使用堆栈寄存器。如果在为低优先级中断提供服务时，发生了高优先级中断，则低优先级中断存储在堆栈寄存器中的值将被覆盖。在这种情况下，用户必须在低优先级中断期间用软件保存关键寄存器的值。

如果未使用中断优先级，所有中断都可以使用快速寄存器堆栈从中断返回。如果没有使用中断，快速寄存器堆栈可以用于在子程序调用结束后恢复 Status、WREG 和 BSR 寄存器。要将快速寄存器堆栈用于子程序调用，必须执行 CALL lable,FAST 指令将 Status、WREG 和 BSR 寄存器的内容存入快速寄存器堆栈。在调用结束后执行 RETURN,FAST 指令，从快速寄存器堆栈中弹出并恢复这些寄存器的值。

2.2.5. 程序存储器

为了读取程序存储器，AD18F02 支持表读操作（TBLRD）。程序存储空间为 16 位宽，而数据 RAM 空间为 8 位宽。表读通过一个 8 位寄存器（TABLAT）在这两个存储空间之间移动数据。



表锁存器（Table Latch, TABLAT）是映射到 SFR 空间的一个 8 位寄存器。表锁存器用于在程序存储器和数据 RAM 之间传输数据时保存 8 位数据。

表指针（Table Pointer, TBLPTR）在程序存储器中寻址字节。TBLPTR 由 3 个 SFR 寄存器组成：表指针最高字节、表指针次高字节和表指针低字节（TBLPTRH:TBLPTRL）。这 3 个寄存器合起来组成一个 21 位宽的指针。

TBLRD 指令使用表指针寄存器 TBLPTR。利用表操作的四种方法之一，这些指令可以更新 TBLPTR。下表列出了这些操作。

示例	表指针操作
TBLRD*	不修改 TBLPTR
TBLRD*+	TBLPTR 在读后递增
TBLRD*-	TBLPTR 在读后递减
TBLRD+*	TBLPTR 在读前递增

使用 TBLRD 指令执行表指针操作

读取一个闪存程序存储器字：

```

MOVLW    CODE_ADDR_UPPER    ;Load TBLPR with the base
MOVWF    TBLPTRU             ;address of the word
MOVLW    CODE_ADDR_HIGH
MOVWF    TBLPTRH
MOVLW    CODE_ADDR_LOW
MOVWF    TBLPTRL

```

READ_WORD

```

TBLRD*+                ;read into TABLAT and increment
MOVF      TABLAT, W      ;get data
MOVWF     WORD_EVEN
TBLRD*+
MOVFW     TABLAT, W      ;get data
MOVF      WORD_ODD

```

2.3 数据存储器 RAM

AD18F02 的数据存储器是用静态 RAM 实现的。存储空间包含 256 个字节；

数据存储器由特殊功能寄存器（SFR）和通用寄存器（General Purpose Register,GPR）组成。SFR 用于单片机和外设功能模块的控制和状态显示，而 GPR 则用于在用户应用程序中存储数据和高速暂存操作。任何未使用单元的读取值均为 0。

数据存储器映射

低地址快速操作RAM	00h
高地址快速操作RAM (SFR)	7Fh 80h FFh

SRAM 数据存储器映射图

2.4 寄存器列表

address	register name	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
0xffe	TOSH							TOS[12:8]	
0xffd	TOSL							TOS[7:0]	
0xffc	STKPTR	STKFUL	STKUNF				SP2	SP1	SP0
0xffb	PCLATU								
0xffa	PLCATH							PC[12:8]	
0xff9	PCL							PC[7:0]	
0xff8	TBLPTRU								
0xff7	TBLPTRH							TBLPTR[12:8]	
0xff6	TBLPTRL							TBLPTR[7:0]	
0xff5	TABLAT							Program Memory TaLEB Lath	
0xff4	PRODH							Product Register High Byte	
0xff3	PRODL							Product Register Low Byte	
0xff2	INTCON	GIE/GIEH	PEIE/GIEL						
0xff1	PCON		PB0ST		LVDIM[1:0]			LVT[3:0]	
0xfef	INDF							not a physical register	
0xfef	POSTINC0							not a physical register	
0xfed	POSTDEC0							not a physical register	
0xfec	PREINC0							not a physical register	
0xfec	PLUSW0							not a physical register	
0xfea	FSR0H							FSR0[11:8]	
0xfe9	FSR0L							FSR0[7:0]	
0xfe8	WREG							WREG[7:0]	
0xfe7	INDF1							not a physical register	
0xfe6	POSTINC1							not a physical register	
0xfe5	POSTDEC1							not a physical register	
0xfe4	PREINC1							not a physical register	
0xfe3	PLUSW1							not a physical register	
0xfe2	FSR1H							FSR1[11:8]	
0xfe1	FSR1L							FSR1[7:0]	
0xfe0	BSR							BSR[3:0]	
0xfdf	INDF2							not a physical register	
0xfde	POSTINC2							not a physical register	
0xfdd	POSTDEC2							not a physical register	
0xfdc	PREINC2							not a physical register	
0xfdb	PLUSW2							not a physical register	
0xfda	FSR2H							FSR2[11:8]	
0xfd9	FSR2L							FSR2[7:0]	
0xfd8	STATUS				N	OV	Z	DC	C



address	register name	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
0xfd7	TOCON	T0OUT	T0CS1	T0CS0	T0SE	PSA	PS2	PS1	PS0
0xfd6	PR0	PR0[7:0]							
0xfd5	TMR0	TMR0[7:0]							
0xfd4	PWM0DUTY	PWM0DUTY[7:0]							
0xfd3	PWM0CON	POLS3	POLS2	POLS1	POLS0	PWM03EN	PWM02EN	PWM01EN	PWM00EN
0xfd2	RCON	IPEN	CKOE	LVDST	RI	TO	PD	POR	BOR
0xfd1	TMR1H	Timer1 Register High Byte							
0xfd0	TMR1L	Timer1 Register Low Byte							
0xfef	T1CON0	T1CK1	T1CK0	T1CKPS1	T1CKPS0	T1SE	T1SYNC	TMR1CS0	TMR1ON
0xfce	T1CON1	INT2EDGE	INT1EDGE	INT0EDGE	T1EDGE	T1CH1	T1CH0	T1M1	T1M0
0xfcd	TMR2L	TMR2L[7:0]							
0xfce	TMR2H						TMR2H[3:0]		
0xfcb	PR2L	PR2L[7:0]							
0xfca	PR2H						PR2H[3:1]		
0xfc9	T2CON	PWM2CAEN	T2OUTPS3	T2OUTPS2	T2OUTPS1	T2OUTPS0	TMR2ON	T2CKPS1	T2CKPS0
0xfc8	CCPR1H	Capture/Compare/PWM Register 1 High Byte							
0xfc7	CCPR1L	Capture/Compare/PWM Register 1 Low Byte							
0xfc6	CCPR1H					CCPR1L[11:8]			
0xfc5	PMS	DMISTK2	PWMH	PMS2[1:0]		PMS1[1:0]		PMS0[1:0]	
0xfc4	PXC	T3PWEN	PWM12SEL	PXC2[1:0]		PXC1[1:0]		PXC0[1:0]	
0xfc3	DTC	DTCKS1	DTCKS0	DTEN	DTD4	DTD3	DTD2	DTD1	DTD0
0xfc2	POLS	PT2MODE		POLS2[1:0]		POLS1[1:0]		POLS0[1:0]	
0xfc1	PME	PT1MODE	PT0MODE	PWM2EN[1:0]		PWM1EN[1:0]		PWM0EN[1:0]	
0xfbf	CCPCON	CCP1CH[3:0]				CCP1M[3:0]			
0xfbe	PWM1CON0	PWMEN	CMPFLT	ASTART	ACLOSE	OPFLT	IOFLT	PWM10ADPOS	PWM10ADEN
0xfbd	PWM1CON1	PWMADDLY[7:0]							
0xfbc	T3CON	PWM3CAEN	T3OUTPS3	T3OUTPS2	T3OUTPS1	T3OUTPS0	TMR3ON	T3CKPS1	T3CKPS0
0xfbb	TMR3H					TMR3H[11:8]			
0xfba	TMR3L	TMR3L[7:0]							
0xfb9	PR3H					PR3H[11:8]			
0xfb8	PR3L	PR3L[7:0]							
0xfb7	PWM5H					PWM5[11:8]			
0xfb6	PWM5L	PWM5[7:0]							
0xfb5	PWM4H					PWM4[11:8]			
0xfb4	PWM4L	PWM4[7:0]							
0xfb3	PWM3H					PWM3[11:8]			
0xfb2	PWM3L	PWM3[7:0]							
0xfb1	PWM2H					PWM2[11:8]			



address	register name	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
0xf0	PWM2L	PWM2[7:0]							
0xfaf	PWM2CON0	PWM5OEN	PWM4OEN	PWM3OEN	PWM2OEN	PWM5EN	PWM4EN	PWM3EN	PWM2EN
0xfae	PWM2CON1					POLS5	POLS4	POLS3	POLS2
0xfad	PWM2CON2								
0xfac	PWM2CON3	P5CS[1:0]		P4CS[1:0]		P3CS[1:0]		P2CS[1:0]	
0xfab	ADCMPOH	A/D Result Compare Register 0 High Byte							
0xfaa	ADCMPIH	A/D Result Compare Register 1 High Byte							
0xfa9	ADCMPOIL	A/D Result Compare Register 1 Low[3:0]				A/D Result Compare Register 0 Low[3:0]			
0xfa8	ADRESH				A/D Result Register High Byte				
0xfa7	ADRESL	A/D Result Register Low Byte							
0xfa6	ADCON0	ADFM	ADCMPCODE	CHS3	CHS2	CHS1	CHS0	GO/DONE	ADON
0xfa5	ADCON1	ADVREF1	ADVREF0	ACQT2	ACQT1	ACQT0	ADCS2	ADCS1	ADCS0
0xfa4	ADCON2	ACQT[6:3]				ANC[1:0]		ACFVR	ACEN
0xfa3	IPR1		RCIP	TXIP	CCPIP	TMR3IP	TMR2IP	TMR1IP	TRM0IP
0xfa2	PIR1		RCIF	TXIF	CCPIF	TMR3IF	TMR2IF	TMR1IF	TMR0IF
0xfa1	PIE1		RCIE	TXIE	CCPIE	TMR3IE	TMR2IE	TMR1IE	TMR0IE
0xfa0	IPR2	PCIP	PBIP	PAIP	INT2IP	INT1IP	INT0IP	CMP1IP	CMP0IP
0xf9f	PIR2	PCIF	PBIF	PAIF	INT2IF	INT1IF	INT0IF	CMP1IF	CMP0IF
0xf9e	PIE2	PCIE	PBIE	PAIE	INT2IE	INT1IE	INT0IE	CMP1IE	CMP0IE
0xf9d	IPR3	ADCMPIIP	ADCMPOIP	ADIP	OP1IP	OP0IP	EEIP	OSFIP	LVDIP
0xf9c	PIR3	ADCMPIIF	ADCMPOIF	ADIF	OP1IF	OP0IF	EEIF	OSFIF	LVDIF
0xf9b	PIE3	ADCMPIIE	ADCMPOIE	ADIE	OP1IE	OP0IE	EEIE	OSFIE	LVDIE
0xf9a	SMTC			PC5SMT	PC4SMT	PC3SMT	PC2SMT	PC1SMT	PC0SMT
0xf99	SMTB			PB5SMT	PB4SMT	PB3SMT	PB2SMT	PB1SMT	PB0SMT
0xf98	SMTA			PA5SMT	PA4SMT	PA3SMT	PA2SMT	PA1SMT	PA0SMT
0xf96	PCOD			PC5OD	PC4OD	PC3OD	PC2OD	PC1OD	PC0OD
0xf95	PBOD			PB5OD	PB4OD	PB3OD	PB2OD	PB1OD	PB0OD
0xf94	PAOD			PA5OD	PA4OD	PA3OD	PA2OD	PA1OD	PA0OD
0xf92	TRISC			TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISC0
0xf91	TRISB			TRISB5	TRISB4	TRISB3	TRISB2	TRISB1	TRISB0
0xf90	TRISA			TRISA5	TRISA4	TRISA3	TRISA2	TRISA1	TRISA0
0xf8e	PCPD			PC5PD	PC4PD	PC3PD	PC2PD	PC1PD	PC0PD
0xf8d	PBPD			PB5PD	PB4PD	PB3PD	PB2PD	PB1PD	PB0PD
0xf8c	PAPD			PA5PD	PA4PD	PA3PD	PA2PD	PA1PD	PA0PD
0xf8a	PINC	PORTC PIN Status[5:0]							
0xf89	PINB	PORTB PIN Status[5:0]							
0xf88	PINA	PORTA PIN Status[5:0]							
0xf86	PCPU			PC5PU	PC4PU	PC3PU	PC2PU	PC1PU	PC0PU

address	register name	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
0xf85	PBPU			PB5PU	PB4PU	PB3PU	PB2PU	PB1PU	PB0PU
0xf84	PAPU			PA5PU	PA4PU	PA3PU	PA2PU	PA1PU	PA0PU
0xf82	PORTC			PC5	PC4	PC3	PC2	PC1	PC0
0xf81	PORTB			PB5	PB4	PB3	PB2	PB1	PB0
0xf80	PORTA			PA5	PA4	PA3	PA2	PA1	PA0
0xf7f	OP0CON0	OP0ON	EX0	AINS0	PCH0[2:0]			NCH0[1:0]	
0xf7e	OP0CON1	OP0OUT	OUT1EN0	AN_AVSS0	AIO2N0	PGAEN0	OP0POS	CMPMODE0	OUT0EN0
0xf7d	OP0CON2	FILTER0[4:0]					OP0A2DEN	OP0PGA1	OP0PGA0
0xf7c	OP1CON0	OP1ON	EX1	AINS1	PCH1[2:0]			NCH1[1:0]	
0xf7b	OP1CON1	OP1OUT	OUT1EN1	AN_AVSS1	AIO2N1	PGAEN1	OP1POS	CMPMODE1	OUT0EN1
0xf7a	OP1CON2	FILTER1[4:0]					OP1A2DEN	OP1PGA1	OP1PGA0
0xf79	OPCON					OP1CSEL[1:0]		OP0CSEL[1:0]	
0xf78	CMP0CON	CMP0EN	CMP0OUT	CMP0POS	CMP0PCH[2:0]			CMP0NCH[1:0]	
0xf77	CMP1CON	CMP1EN	CMP1OUT	CMP1POS	CMP1PCH[2:0]			CMP1NCH[1:0]	
0xf76	CMPCON	CMPFILTER[3:0]				C1OUT1EN	C1OUT0EN	C0OUT1EN	C0OUT0EN
0xf75	DACCON				LVD_ST	DAC1VREF[1:0]		DAC0VREF[1:0]	
0xf74	DAC0CON		DAC0EN	DAC0S5	DAC0S4	DAC0[3:0]			
0xf73	DAC1CON		DAC1EN	DAC1S5	DAC1S4	DAC1[3:0]			
0xf72	FVRCON	FVROUTEN	FVRPGA	FVREN	FVR_SEL4	FVR_SEL3	FVR_SEL2	FVR_SEL1	FVR_SEL0
0xf71	LCDCON0	LCDEN							
0xf70	LCDCON1	COM7EN	COM6EN	COM5EN	COM4EN	COM3EN	COM2EN	COM1EN	COM0EN
0xf6f	LCDCON2	LCDCSEL[1:0]						COM9EN	COM8EN
0xf6e	LCDCON3	COM17EN	COM16EN	COM15EN	COM14EN	COM13EN	COM12EN	COM11EN	COM10EN
0xf6d	BUCON			BUOUTEN	BUEN	BUSEL[2:0]			
0xf6c	IAPTRIG	0X18,0XF0,0X20							
0xf6b	IAPCTRL					ERR	LOCK	ER	PG
0xf6a	IAPADDRH	IAPADDR[15:8]							
0xf69	IAPADDRL	IAPADDR[7:0]							
0xf68	IAPDATH	IAPDAT[15:8]							
0xf67	IAPDATL	IAPDAT[7:0]							
0xf66	IAPWAIT	IAPWAIT[7:0]							
0xf65	SMCR						SM1	SM0	SE
0xf64	OSCCON		FINTOSC[2:0]			LIRC2MEN			
0xf63	CLKCFG1	OPCLKEN	UARTCLKEN	CKOE1	CKOE0	OSCF[1:0]		OSCM[1:0]	
0xf62	CLKCFG2	CMPCLKEN	DACCLKEN	ADCCLEN	CCPCLKEN	T3CLKEN	T2CLKEN	T1CLKEN	TOCLKEN
0xf61	SIGCON					I2CCLKEN	ICE_TMREN	UART_MUX	SIGS
0xf60	PAINTMASK			PA5MSK	PA4MSK	PA3MSK	PA2MSK	PA1MSK	PA0MSK

address	register_name	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
0xf5f	PBINTMASK			PB5MSK	PB4MSK	PB3MSK	PB2MSK	PB1MSK	PB0MSK
0xf5e	PCINTMASK			PC5MSK	PC4MSK	PC3MSK	PC2MSK	PC1MSK	PC0MSK
0xf5c	EEDAT	EEDAT[7:0]							
0xf5b	EEADR	EEADR[7:0]							
0xf5a	EECON1					WERR	WREN	WR	RD
0xf59	EECON2	0X55_0XAA							
0xf58	WDTCN					PREDIV			SWDTEN
0xf57	OP0CON3		OP0_SW0	OP0_OFFSETEN	OP0_OFFSET[4:0]				
0xf56	OP1CON3		OP1_SW1	OP1_OFFSETEN	OP1_OFFSET[4:0]				
0xf55	CURCON			PB2CUR[2:0]			PORTCCUR	PORTBCUR	PORTACUR
0xf54	ANASEL0			PA5AEN	PA4AEN	PA3AEN	PA2AEN	PA1AEN	PA0AEN
0xf53	ANASEL1			PB5AEN	PB4AEN	PB3AEN	PB2AEN	PB1AEN	PB0AEN
0xf52	ANASEL2			PC5AEN	PC4AEN	PC3AEN	PC2AEN	PC1AEN	PC0AEN
0xf51	SPBRG	Uart Baud Rate Generator Register Byte							
0xf50	RCREG	Uart Receive Register							
0xf4f	RXREG	Uart Transmit Register							
0xf4e	TXSTA	CSRC	TX9	TXEN	SYNC	TX_PARITY	BRGH	TMRT	TX9D
0xf4d	RCSTA	SPEN	RX9	SREN	CREN	BGRM	FERR	OERR	RX9D
0xf4c	UARTCON	INVMODE	PARITY	ODD_EVEN	BOUD_CLK	HALF_DUPLEX	DLSB	STOP_BIT[1:0]	
0xf4b	I2CACKDLY	ACKDLYON	ACKDLY[6:0]						
0xf4a	I2CTX	I2C Transmit Register							
0xf49	I2CRC	I2C Receive Register							
0xf48	I2CADD0	ADD0EN	I2C SLAVE Address Register						
0xf47	I2CADD1	ADD1EN	I2C SLAVE Address Register						
0xf46	I2CADDMASK	MSSP Address MASK Register in i2c Slave Mode.							
0xf45	I2CSTAT	SMP1	SMP0	D/A	P	S	R/W	BPRX	BPTX
0xf44	I2CCON0	WCOL	I2COV	I2CEN	I2CSTEN				
0xf43	I2CCON1	GCEN	ACKSTAT	ACKGET	ACKEN				
0xf42	I2CIE				I2C_FLOATIE	I2C_STOPIE	I2C_STARTIE	I2C_TXIE	I2C_RCIE
0xf41	I2CIF				I2C_FLOATIF	I2C_STOPIF	I2C_STARTIF	I2C_TXIF	I2C_RCIF
0xf40	I2CIP				I2C_FLOATIP	I2C_STOPIP	I2C_STARTIP	I2C_TXIP	I2C_RCIP

2.5 数据寻址方式

AD18F02 支持 4 种寻址方式：

- 固有寻址
- 立即数寻址
- 直接寻址
- 间接寻址

2.5.1. 固有和立即数寻址

AD18F02 的很多控制指令根本不需要任何参数，执行这些指令要么对整个器件造成影响，要么仅针对一个寄存器进行操作。这种寻址模式就是固有寻址。例如 SLEEP、RESET 和 DAW 指令。

其他指令的工作方式与此类似但需要操作码中有直接的参数。由于需要一些立即数作为参数，这种寻址模式被称为立即数寻址。例如 ADDLW 和 MOVLW，它们分别将立即数移入 W 寄存器或从中移出。其他的立即数寻址指令，例如 CALL 和 GOTO，包括一个 15 位的程序存储器地址。

2.5.2. 直接寻址

直接寻址在操作码中指定操作的全部或部分源地址和/或目标地址。此选项由指令附带的参数指定。

2.5.3. 间接寻址

间接寻址允许用户访问数据存储器中的单元而不需要在指令给出一个固定的地址。这是通过使用文件

选择寄存器（File Select Register, FSR）指向被读取或写入的单元实现的。由于 FSR 本身作为特殊功能寄存器位于 RAM 中，所以也可以在程序控制下直接对它们进行操作。这使得 FSR 对于在数据存储器中实现诸如表和数组等数据结构非常有用。

也可以使用间接指针操作（Indirect File Operand, INDF）进行间接寻址。这种操作允许自动递增、递减或偏移指针，从而自动控制指针的值。它通过循环提高代码执行效率。

2.5.3.1. FSR 寄存器和 INDF 操作数

间接寻址的核心是三组寄存器：FSR0、FSR1 和 FSR2。每组寄存器都含有一对 8 位寄存器，FSRnH 和 FSRnL。FSRnH 寄存器的高四位未使用，所以每对 FSR 只保存一个 12 位二进制数，从而可以线性寻址整个数据存储空间。因此，FSR 寄存器对被用作数据存储器的地址指针。

间接寻址是通过一组间接指针操作数（从 INDF0 到 INDF2）完成的。这些操作数可以被看作“虚拟”寄存器：它们被映射到 SFR 空间中而不是通过物理方式实现的。对特定的 INDF 寄存器执行读或写操作实际上访问的是相应的 FSR 寄存器对。例如，读 INDF1 就是读 FSR1H:FSR1L 指向的地址单元中的数据。使用 INDF 寄存器作为操作数的指令实际上使用的是相应的 FSR 的内容，该内容为指向目标地址的指针。INDF 操作数只是使用指针的一种较方便的方法。

由于间接寻址使用完整的 12 位地址，因此没有必要进行数据 RAM 分区。因此 BSR 的当前内容和快速操作 RAM 位对于确定目标地址没有影响。

2.5.3.2. FSR 寄存器和 POSTINC、POSTDEC、PREINC 以及 PLUSW

除了 INDF 操作数之外，每对 FSR 寄存器还有四个额外的间接操作数。和 INDF 一样，它们也是不能直接读写的“虚拟”寄存器。访问这些寄存器其实就是访问相关的 FSR 寄存器对，也是在其存储的数据所指向的地址单元上进行特定的操作。

- POSTDEC：访问 FSR 值，然后自动将它减 1
- POSTINC：访问 FSR 值，然后自动将它加 1
- PREINC：将 FSR 的值加 1，然后在操作中使用该值
- PLUSW：将 W 寄存器中带符号的值（从-127 到 128）与 FSR 寄存器中带符号的值相加，并在操作中使用得到的新值

在应用中使用 FSR 寄存器中的值（不会更改此值）访问 INDF 寄存器。同样，访问 PLUSW 寄存器是将 W 寄存器中的值作为 FSR 值的偏移量，该操作不会改变这两个寄存器中的值。访问其他虚拟寄存器会更改 FSR 寄存器的值。

用 POSTDEC、POSTINC 和 PREINC 对 FSR 进行操作会影响整对寄存器，也就是 FSRnL 寄存器从 FFh 到 00h 溢出并向 FSRnH 寄存器进位。但这些操作的结果不会更改 Status 寄存器中的标志位（如 Z、N 和 OV 等）。

PLUSW 寄存器可以用于在数据存储空间实现变址寻址。通过控制 W 寄存器中的值，用户可以访问相对当前指针地址有固定偏移量的地址单元。在某些应用中，该功能可以被用于在程序存储器内部实现某些非常有用的程序控制结构，如软件堆栈。

2.5.3.3. 通过 FSR 对其他 FSR 进行操作

在某些特殊情况下，间接寻址操作以其他 FSR 或虚拟寄存器作为寻址目标。例如，使用 FSR 指向一个虚拟寄存器会导致操作不成功。假设如下特殊情况：FSR0H:FSR0L 保存的是 INDF1 的地址 FE7h。尝试使用 INDF0 作为操作数读取 INDF1 的值，将返回 00h。尝试使用 INDF0 作为操作数写入 INDF1，将会导致执行一条 NOP。

另一方面，使用虚拟寄存器对一对 FSR 寄存器进行写操作可能会产生与预期不同的结果。在这些情形下，会将写入一对 FSR 寄存器，但 FSR 中的值不会有任何递增或递减。因此，写入 INDF2 或 POSTDEC2 时会把同样的值写入 FSR2H:FSR2L。

由于 FSR 是在 SFR 空间中映射的物理寄存器，所以可以通过直接寻址对它们进行操作。用户在使用这些寄存器时应该特别小心，尤其是在代码使用间接寻址的情况。

同样，通常允许通过间接寻址对所有其他的 SFR 进行操作。用户在进行此类操作时应该特别小心，以免更改设置从而影响器件操作。

2.6 配置选项

注:不经过配置的配置字默认为 1;

配置字 0

位	名称	说明
3:0	LVD [3:0]	LVR 电压选择 0: 保留，勿配置 1: 保留，勿配置 2: 2.2V 3: 2.4V（为确保稳定运行，推荐设定值为 2.4V 及以上） 4: 2.6V 5: 2.7V 6: 2.9V 7: 3.0V 8: 3.1V 9: 3.3V 10: 3.6V 11: 3.7V 12: 3.8V 13: 4.1V 14: 4.2V 15: 4.3V

4	LVREN	LVR 使能控制位 1: 使能 0: 禁止
7:5	FINTOSC [2:0]	内部 RC 振荡器频率选择 111: 1:1 分频 110: 1:2 分频 101: 1:4 分频 100: 1:8 分频 01X: 1:16 分频

配置字 1

位	名称	说明
0	STVEN	堆栈溢出复位 1: 允许使能 0: 禁止使能
1	RSEL	端口上/下拉电阻选择 1: 上拉电阻: 30K 下拉电阻: 30K 0: 上拉电阻: 190K 下拉电阻: 300K
2	RESETE	外部复位使能 1: 使能外部复位功能 0: 屏蔽外部复位功能
3	CBP	代码保护选择位 1: 代码加密 0: 代码不加密
4	CKSUM	校验使能位 1: 使能校验 0: 关闭校验
5	IDIS	模拟 IO 打开, 数据读取控制位。 1: 模拟 IO 打开, 能正常读取 IO 输入; 0: 模拟 IO 打开, 读取 IO 数据始终为 0。 注: 模拟 IO 关闭, IDIS 位对读取 IO 输入无影响。
6	CRYHEN	外部晶体振荡器高速选择 1: 使能外部晶体高频振荡器 0: 禁止外部晶体高频振荡器

7	CRYLEN	外部晶体振荡器低速选择 1: 使能外部晶体低频振荡器 0: 禁止外部晶体低频振荡器
8	FLASH_CP0	0~1K*16 FLASH 保护位 (CBP 为 1 时有效), 保护后不可擦写 1: 使能 FLASH 保护 0: 禁止 FLASH 保护
9	FLASH_CP1	1K*16~2K*16 FLASH 保护位 (CBP 为 1 时有效), 保护后不可擦写 1: 使能 FLASH 保护 0: 禁止 FLASH 保护
10	FLASH_CP2	2K*16~3K*16 FLASH 保护位 (CBP 为 1 时有效), 保护后不可擦写 1: 使能 FLASH 保护 0: 禁止 FLASH 保护
11	FLASH_CP3	3K*16~4K*16 FLASH 保护位 (CBP 为 1 时有效), 保护后不可擦写 1: 使能 FLASH 保护 0: 禁止 FLASH 保护
12	DBG	DEBUG 模式使能位, 使能后将固定 PA2 和 PA3 为 DEBUG IO 1: 使能 0: 禁止

配置字 2

位	名称	说明
2:0	TWDT [2:0]	看门狗溢出时间选择 111: TWDT (no Prescaler) = 8.5s 110: TWDT (no Prescaler) = 4.31s 101: TWDT (no Prescaler) = 2.23s 100: TWDT (no Prescaler) = 1.1s 011: TWDT (no Prescaler) = 653ms 010: TWDT (no Prescaler) = 391ms 001: TWDT (no Prescaler) = 260ms 000: TWDT (no Prescaler) = 128.4ms 注意事项 看门狗溢出时间 TWDT 设置时间要大于 PSUT 的设置时间
3	WDTE	WDT 使能 1: 使能 WDT 0: 关闭 WDT
4	FCPUS	指令周期选择 1: 1 个指令周期为 4 个机器周期

位	名称	说明
		0: 1 个指令周期为 2 个机器周期
7:5	PSUT [2:0]	上电复位延时时间选择 111: PWRT= 20.4ms 110: PWRT= 11.9ms 101: PWRT= 309.6ms 100: PWRT = 79.2ms 011: PWRT = 2.26ms 010: PWRT = 2.26ms 001: PWRT = 2.26ms 000: PWRT = 2.26ms

配置字 3

位	名称	说明
0	ADCSP	ADC 采集速度选择位 1: 高速 0: 低速
1	IESO	双速启动模式设置位 1: 使能双速启动模式, 仅在系统时钟为外部晶振模式才起作用 0: 禁止双速启动模式
2	FCMEN	系统时钟失效监测使能位 1: 使能系统时钟失效监测, 仅在系统时钟为外部晶振模式才起作用 0: 禁止系统时钟失效监测
7:6	OSCM	内部芯片工作时钟选择 00: 选择内部低速时钟 32KHz 01: 选择外部高速时钟 16MHz 10: 选择内部低速时钟 1.024MHz 11: 选择内部高速时钟 16MHz

3 FLASH

3.1 FLASH

FLASH 可以自编程的地址空间从 0000H 到 1FFFH，IAPADDR[12:0]（由 IAPADDRH 高 5 位和 IAPADDRL 组成）对应 FLASH 的地址。IAPDATH[15:8]和 IAPDATL[7:0]组成 16 位数据。写 FLASH 时最高温度不能超过 125℃。

FLASH 的大小是 4K*16 bit，支持 20K 次擦除写入，一页为 128*16 bit；

FLASH 写入数据操作步骤：

- （1） 写入电压为芯片工作电压
- （2） 对 IAPTRIG 连着写入 0xAD,0x18,0xF2，进入到 IAP mode。**注意：如果往 IAPTRIG 写入其他任何值，则进入 IAPLOCK 状态。进行重新上电来解除锁定，解除后需要重新开始进行 IAP 写操作。**
- （3） 设置 IAPADDRH（高位地址）和 IAPADDRL（低位地址），设置数据要写入 FLASH 对应 0000H-1FFFH 地址内的某个地址。
- （4） 设置 IAPDATH（高位数据）和 IAPDATL（低位数据），即把需要写入数据寄存器的数据暂放在 IAPDAT 寄存器中。
- （5） CPU 将 IAPDAT[15: 0]数据写入 IAPADDRH 和 IAPADDRL 对应的 FLASH 地址中。
- （6） 如果要继续写，则回到步骤（3）开始。如果要退出写入操作，则到步骤（7）。
- （7） 对 IAPTRIG 写入 0，便可以退出写操作。

3.1.1. IAPTRIG 寄存器

地址：0XF6C

Bit	Name	Description	Attribute	Reset
7:0	IAPTRIG [7:0]	IAP 的触发寄存器	R/W	0x00

3.1.2. IAPCTRL 寄存器

地址：0XF6B

Bit	Name	Description	Attribute	Reset
7:4	Reserve			
3	ERR	FLASH 的写错误标志位 1：写操作提前终止（正常工作期间发生的任何 RST 复位、WDT 复位和欠压检测） 0：写操作完成	R/W	0

2	LOCK	IAP 锁定状态位 1: 锁定 0: 未锁定	R	0
1	ER	FLASH 页擦除(Fsys 为 16Mhz 时需要耗时 2.1ms, 无需手动延时, 擦除完成后硬件自动清 0) 1: 使能擦除 0: 擦除完成	R/W	0
0	PG	写入控制位 (写入完成后硬件自动清 0) 1: 写入 (Fsys 为 16Mhz 需要耗时 21us, 无需手动延时) 0: 写入完成	R/W	0

3.1.3. IAPADDRH 寄存器

地址: 0XF6A

Bit	Name	Description	Attribute	Reset
7:0	IAPADDRH [15:8]	IAP 地址高 8 位	R/W	0

3.1.4. IAPADDRL 寄存器

地址: 0XF69

Bit	Name	Description	Attribute	Reset
7:0	IAPADDRL [7:0]	IAP 地址低 8 位	R/W	0

3.1.5. IAPDATH 寄存器

地址: 0XF68

Bit	Name	Description	Attribute	Reset
7:0	IAPDATH [15:8]	IAP 数据高 8 位	R/W	0

3.1.6. IAPDATL 寄存器

地址: 0XF67

Bit	Name	Description	Attribute	Reset
7:0	IAPDATL [7:0]	IAP 数据低 8 位	R/W	0

3.1.7. IAPWAIT 寄存器

地址: 0XF66

Bit	Name	Description	Attribute	Reset
7:0	IAPWAIT [7:0]	IAP 延时位 操作 FLASH 时，该寄存器需设置为 0x40	R/W	0x10

3.1.8. SIGCON 寄存器


地址：0XF61

Bit	Name	Description	Attribute	Reset
7:3	Reserved			
2	ICE_TMREN	SWD TIMER 计数使能位（用于仿真器断点工作时控制 TIMER 是否计数） 1：允许使能 0：禁止使能	R/W	0
1	UART_MUX	UART 的 IO 复用 1：PB0(TX 和 RX_TX) ;PB1(RX) 0：PA1(TX 和 RX_TX) ;PA0(RX)	R/W	0
0	SIG	读取配置字中的校准信息 1：读取配置字中的校准信息 0：禁止读取配置字中的校准信息	R/W	0

注：当对 FLASH 进行 IAP 操作时，不应使能配置字中的 CKSUM 功能。

4 系统时钟源

4.1 系统时钟相关寄存器



4.1.1. OSCCON 寄存器

地址: 0XF64

Bit	Name	Description	Attribute	Reset
7	Reserved			
6:4	FINTOSC	内部振荡器频率选择位 111: 1:1 分频 110: 1:2 分频 101: 1:4 分频 100: 1:8 分频 01X: 1:16 分频	R/W	011
3	LIRC2MEN	低速时钟的倍频使能 1: 使能, LIRC 输出为 2.048M 0: 未使能, LIRC 输出 1.024M	R/W	0
2:0	Reserved			

4.1.2. CLKCFG1 寄存器

地址: 0XF63

Bit	Name	Description	Attribute	Reset
7	OPCLKEN	OP 的时钟使能, 使能后 OP 才可以工作 1: 允许使能 0: 禁止使能	R/W	1

Bit	Name	Description	Attribute	Reset
6	UARTCLKEN	UART 的时钟使能，使能后 UART 才可以工作 1：允许使能 0：禁止使能	R/W	0
5	CKOE1	PB2 输出当前系统时钟 1：使能系统时钟输出 0：禁止系统时钟输出	R/W	0
4	CKOE0	PC3 输出当前系统时钟 1：使能系统时钟输出 0：禁止系统时钟输出	R/W	0
3:2	OSCF [1:0]	工作时钟状态位 00：表示内部低速时钟工作（32KHz） 01：表示外部高速时钟工作（16MHz） 10：表示内部低速时钟工作（1.024MHz） 11：表示内部高速时钟工作（16MHz）	R	11
1:0	OSCM [1:0]	系统时钟选择 00：选择内部低速时钟 32KHz 01：选择外部高速时钟 16MHz 10：选择内部低速时钟 1.024MHz 11：选择内部高速时钟 16MHz	R/W	11

4.1.3. CLKCFG2 寄存器

地址：0XF62

Bit	Name	Description	Attribute	Reset
7	CMPCLKEN	CMP 的时钟使能，使能后 CMP 才可以工作 1：允许使能 0：禁止使能	R/W	1
6	DACCLKEN	DAC 的时钟使能，使能后 DAC 才可以工作 1：允许使能 0：禁止使能	R/W	1
5	ADCCLKEN	ADC 的时钟使能，使能后 ADC 才可以工作 1：允许使能 0：禁止使能	R/W	1
4	CCPCLKEN	CCP 的时钟使能，使能后 CCP 才可以工作 1：允许使能 0：禁止使能	R/W	1

Bit	Name	Description	Attribute	Reset
3	T3CLKEN	TIMER3 的时钟使能，使能后 TIMER3 才可以工作 1: 允许使能 0: 禁止使能	R/W	1
2	T2CLKEN	TIMER2 的时钟使能，使能后 TIMER2 才可以工作 1: 允许使能 0: 禁止使能	R/W	1
1	T1CLKEN	TIMER1 的时钟使能，使能后 TIMER1 才可以工作 1: 允许使能 0: 禁止使能	R/W	1
0	TOCLKEN	TIMERO 的时钟使能，使能后 TIMERO 才可以工作 1: 允许使能 0: 禁止使能	R/W	1

4.2 双速时钟启动模式

双速启动模式通过最大限度地缩短外部振荡器起振与代码执行之间的延时，进一步节省了功耗。对于频繁使用休眠模式的应用，双速启动模式将在器件唤醒后除去外部振荡器的起振时间，从而可降低器件的总体功耗。该模式使得应用能够从休眠中唤醒，将 FINTOSC 用作时钟源执行数条指令，然后再返回休眠状态而无需等待主振荡器的稳定。

注：执行 SLEEP 指令将中止振荡器起振时间。

4.3 双速启动模式配置

通过以下设定来配置双速启动模式：

- 配置字选项3中的位IES0 = 1，使能双速启动模式；
- 配置字选项3中的位OSCM = 2`b01，选择芯片工作时钟为外部高速时钟；
- 配置字选项1中的位CRYHEN = 1，使能外部晶体高频振荡器。

在下列操作之后，进入双速启动模式：


- 从休眠状态唤醒。

4.4 双速启动顺序

1. 从休眠中唤醒；
2. 系统时钟切换到外部时钟源。

4.5 故障保护时钟监控器

故障保护时钟监控器（FSCM）使得器件在出现外部振荡器故障时仍能继续工作。FSCM 能在振荡器起振一段时间后的任一时刻检测振荡器故障。FSCM 通过将配置字选项 3 中的位 FCMEN = 1，使能系统时钟失效监测。



FSCM 原理图

4.5.1. 故障保护操作

当外部时钟出现故障时，FSCM 将器件时钟切换到内部时钟源，并将 PIR3 寄存器的 OSFIF 标志位置 1。如果在 PIE3 寄存器 OSFIE 位置 1 的同时将该标志位置 1，将产生中断。器件固件随后会采取措施减轻可能由故障时钟所产生的问题。系统时钟将继续来自内部时钟源，直到器件固件成功重启外部振荡器并切换回外部时钟。

FSCM 所选的内部时钟源由配置字选项 3 中的 OSCM 位或者 CLKCFG1 寄存器 OSCM 决定，内部振荡器应该在故障发生前配置。

4.5.2. 故障检测完成

FSCM 设计为能在振荡器起振一段时间后任一时刻检测振荡器故障。一旦检测到故障完成，FSCM 就处于激活状态。

注：经过一段时间后，读 CLKCFG1 寄存器的 OSCF 位，以验证振荡器是否已成功起振以及系统时钟是否切换成功。

5 复位和电源电压检测

AD18F02 单片机能通过以下方式复位：

- 上电复位(POR)
- 掉电复位(Brown-out Reset BOR)
- RSTn 管脚复位
- 看门狗 WDT 溢出复位
- 软件复位
- 堆栈溢出复位

一些寄存器在一些复位条件下没有影响，在上电和其他一些复位情况下它们的状态是未知的。大多数寄存器先进入到复位状态然后再上电复位，例如 RSTn 管脚复位，看门狗 WDT 溢出复位。通过 VDD 上升信号检测告知芯片是否加上上电复位脉冲信号。要使用这个特点，用户需要把 RSTn 管脚连接到 VDD。掉电复位作为一种典型应用主要用在 AC 或重载交换的应用上。RSTn 或 WDT 睡眠唤醒也导致芯片复位。根据不同的状态设置对 TO(RCON<3>)和 PD 位(RCON<4>)置 1 或清零。

5.1 上电复位计数器(PWRT)

上电复位计数器提供一个 1.43/2.57/11.9/20.4/79.2/309.6ms 延迟时间（该延迟时间由配置字 PSUT<7:5>设置）（基于不同的振荡源和复位条件）在 Power-on Reset (POR), Brown-out Reset (BOR), RSTn 或看门狗溢出复位。只要 PWRT 在运行，设备就一直保持的复位状态。VDD、温度和其他变化会影响其控制的设备延迟时间。


模拟模块在 POR 上电初始工作状态表：

模块	POR 上电
BOR	√
ADC	
LVR	
CMP0	
CMP1	
DAC0	
DAC1	
FVR	
LCD	
OP0	

OP1	
HIRC16M	√
LIRC1.024M	√
OSC32K	√
LDO	√
BGR	√
BUFFER	
NTC	
BIAS	

上电复位时间选择流程图：

上电之前先是产生 HIRC16M,依次产生 LIRC1.024M,OSC32K。



上电复位时间流程图

上电中和上电完成后，内部低速时钟 32KHz、内部低速时钟 1.024MHz、内部高速 16MHz 均正常工作，并且在配置字配置之前，系统时钟（SYSCLK）是按内部低速时钟 1MHz 工作。当配置字或 CLKCFG1[1:0] 完成系统时钟选择，此时 SYSCLK 按照选择时钟工作。

5.2 软件复位

增强型内核实现了一条软件复位指令，助记符为 RESET，它提供了软件执行硬件的方法。

5.3 复位顺序

AD18F02 复位时序如下：

- 复位锁存器置 1, PWRT & OST 清零。
- 当内部的 POR, BOR, RSTn 复位或 WDT 溢出复位脉冲加载完成后, PWRT 开始计数。
- PWRT 溢出以后, OST 开始计数延迟。
- OST 延迟完成以后, 复位锁存器清零最后芯片得到一个复位信号。

在高频或低频振荡模式机器复位延迟时间为 20.4ms/1.43ms/2.57ms/11.9ms/20.4ms/79.2ms/

309.6ms/1.55ms 加上 64 个振荡周期, 在 IRC/ERIC, ERC 振荡模式单片机会在 Power-on Reset (POR), Brown-out Reset (BOR), 或 RSTn 复位以后在延迟 640us, 看门狗溢出复位后再延迟 20.4ms/1.43ms/2.57ms/11.9ms/20.4ms/79.2ms/309.6ms/1.55ms 的时间。

图: 复位电路结构图




表: RST/ TO / PD 复位和唤醒后的状态

RST	/TO	/PD	复位方式
0	1	1	Power-on Reset
0	1	1	Brown-out reset
0	u	u	RSTn Reset during normal operation

RST	/TO	/PD	复位方式
0	1	0	RSTn Reset during SLEEP
0	0	1	WDT Reset during normal operation
0	0	0	WDT Wake-up during SLEEP
1	1	0	Wake-up on pin change during SLEEP


Legend: u =不变

表: /TO /PD 状态位影响事件

事件	/TO	/PD
Power-on	1	1
WDT Time-Out	0	u
SLEEP instruction	1	0
CLRWDT instruction	1	1

Legend: u =不变

LVR 复位工作流程:



LVR 复位工作流程图

不管在 LVR 复位期间, 还是 LVR 不复位时, HIRC16M/LIRC1.024M/OSC32K 均能正常工作。

5.4 LVD 检测

LVD 可通过 PCON[3:0]配置电压阈值。电压检测电路有一定的回滞特性，通常回滞电压为 0.05V 左右。例如，如果选择了 3.6V 的 LVD 电压，则当电源电压下降到约 3.6V 复位有效，而电压需要上升到约 3.65V 时 LVD 复位才会解除。

5.4.1. PCON(寄存器)

地址：0XFF1

Bit	Name	Description	Attribute	Reset
7	Reserved			
6	PBOST	LVDM=11 时，PB0 输出值	R	0
5:4	LVDM [1:0]	电压比较中断 00: 禁止电压比较器 01: VDD 低于阈值电压产生中断 10: VDD 高于阈值电压产生中断 11: VDD 高于阈值电压产生中断，且强制 PB0 输出为 PBOST 值	R/W	00
3:0	LVD [3:0]	VDD 电压阈值选择 0: 保留，勿配置 1: 保留，勿配置 2: 2.2V 3: 2.4V 4: 2.6V 5: 2.7V 6: 2.9V 7: 3.0V 8: 3.1V 9: 3.3V 10: 3.6V 11: 3.7V 12: 3.8V 13: 4.1V	R/W	0000

		14: 4.2V		
		15: 4.3V		

注：PCON 寄存器中的 LVD 电压值的选择用于产生中断，配置字中的 LVR 电压选择用于产生复位，两者相互独立，复位的优先级高于中断。

5.4.2. RCON(寄存器)

地址：0XFD2

Bit	Name	Description	Attribute	Reset
7	IPEN	中断高低优先级使能位 1: 允许中断高低优先级 0: 只允许高优先级中断	R/W	1
6	Reserved			
5	LVDST	LVR 比较器输出值 1: 当 VDD 高于 LVD 设定值，输出为 1 0: 当 VDD 低于 LVD 设定值，输出为 0 注：与 LVD 模块相关	R/W	0
4	RI	RESET 指令标志位 1: 未执行 RESET 指令（只能由固件置 1） 0: 已执行 RESET 指令，导致器件复位（必须在欠压复位发生之后用软件置 1）	R/W	1
3	TO	看门狗超时标志位 1: 通过上电、CLRWDT 指令或 SLEEP 指令置 1 0: 发生了 WDT 超时	R/W	1
2	PD	掉电检测标志位 1: 通过上电或 CLRWDT 指令置 1 0: 通过执行 SLEEP 指令置 0	R/W	1
1	POR	上电复位状态位 1: 未发生上电复位（只能用固件置 1） 0: 已发生上电复位（必须在发生上电复位后由软件	R/W	0

		置 1)		
0	BOR	欠压复位状态位 1: 未发生欠压 0: 已发生欠压复位（必须在欠压复位后由软件置 1）	R/W	0

6 I/O 端口

PortA、PortB、PortC 为双向三态 I/O 口。所有的 I/O 的输入/输出方式由 I/O 控制寄存器(TRISA、TRISB,TRISC)设置。PA、PB 和 PC 有相应的上拉控制位(上拉寄存器)来设置使能内部上拉, 如果设置为输出模式, 内部上拉功能会自动关闭。PA、PB 和 PC 有相应的下拉控制位(下拉寄存器)来设置使能内部下拉。如果设置为输出模式, 内部下拉功能不会自动关闭, 需要自行关闭。PA、PB 和 PC 有相应的开漏控制位(开漏寄存器)来设置使能开漏来设置输出为开漏输出。

6.1 IO 工作模式

6.1.1. PORTA (Port 寄存器)

地址: 0XF80

Bit	Name	Description	Attribute	Reset
7:6	Reserved			
5:0	PORTA [5:0]	输出模式下, PA 口输出控制 1: 输出 HIGH 0: 输出 LOW	R/W	0x00

6.1.2. PORTB (Port 寄存器)

地址: 0XF81

Bit	Name	Description	Attribute	Reset
7:6	Reserved			
5:0	PORTB [5:0]	输出模式下, PB 口输出控制 1: 输出 HIGH 0: 输出 LOW	R/W	0x00

6.1.3. PORTC (Port 寄存器)

地址: 0XF82

Bit	Name	Description	Attribute	Reset
7:6	Reserved			
5:0	PORTC [5:0]	输出模式下, PC 口输出控制 1: 输出 HIGH 0: 输出 LOW	R/W	0x00

--	--	--	--	--

6.1.4. TRISA (I/O 口方向控制寄存器)

地址: 0XF90

Bit	Name	Description	Attribute	Reset
7:6	Reserved			
5:0	TRISA [5:0]	PA 口的数据方向控制选择 1:IO 的输入模式 0:IO 的输出模式	R/W	0x3F

6.1.5. TRISB (I/O 口方向控制寄存器)

地址: 0XF91

Bit	Name	Description	Attribute	Reset
7:6	Reserved			
5:0	TRISB [5:0]	PB 口的数据方向控制选择 1:IO 的输入模式 0:IO 的输出模式	R/W	0x3F

6.1.6. TRISC (I/O 口方向控制寄存器)

地址: 0XF92

Bit	Name	Description	Attribute	Reset
7:6	Reserved			
5:0	TRISC [5:0]	PC 口的数据方向控制选择 1:IO 的输入模式 0:IO 的输出模式	R/W	0x3F

6.1.7. PINA (数据锁存寄存器)

地址: 0XF88

Bit	Name	Description	Attribute	Reset
7:6	Reserved			
5:0	PINA [5:0]	读:读取当前 IO 状态(读 SMT 输出); 写: 写入 PORTA 寄存器;	R/W	0x00

6.1.8. PINB（数据锁存寄存器）

地址：0XF89

Bit	Name	Description	Attribute	Reset
7:6	Reserved			
5:0	PINB [5:0]	读：读取当前 IO 状态(读 SMT 输出)； 写：写入 PORTB 寄存器；	R/W	0x00

6.1.9. PINC（数据锁存寄存器）

地址：0XF8A

Bit	Name	Description	Attribute	Reset
7:6	Reserved			
5:0	PINC [5:0]	读：读取当前 IO 状态(读 SMT 输出)； 写：写入 PORTC 寄存器；	R/W	0x00

6.2 下拉电阻开漏

6.2.1. PAPD(I/O 下拉控制寄存器)

地址：0XF8C

Bit	Name	Description	Attribute	Reset
7:6	Reserved			
5:0	PAnPD [5:0]	PA 口下拉使能位的选择 1：关闭内部下拉 0：使能内部下拉	R/W	0x3F

6.2.2. PAPU(I/O 上拉控制寄存器)

地址：0XF84

Bit	Name	Description	Attribute	Reset
7:6	Reserved			
5:0	PAnPU [5:0]	PA 口上拉使能位的选择 1:关闭内部上拉 0:使能内部上拉	R/W	0x3F

6.2.3. PAOD (I/O 开漏控制寄存器)

地址: 0XF94

Bit	Name	Description	Attribute	Reset
7:6	Reserved			
5:0	PAnOD [5:0]	PA 口的开漏使能位的选择 1: 使能内部开漏 0: 关闭内部开漏	R/W	0X00

6.2.4. PBPDP (I/O 下拉控制寄存器)

地址: 0XF8D

Bit	Name	Description	Attribute	Reset
5:0	PBnPD [5:0]	PB 口的下拉使能位的选择 1: 关闭内部下拉 0: 使能内部下拉	R/W	0X3F

6.2.5. PBPU (I/O 上拉控制寄存器)

地址: 0XF85

Bit	Name	Description	Attribute	Reset
7:6	Reserved			
5:0	PBnPU [5:0]	PB 口的上拉使能位的选择 1: 关闭内部上拉 0: 使能内部上拉	R/W	0x3F

6.2.6. PBOD (I/O 开漏控制寄存器)

地址: 0XF95

Bit	Name	Description	Attribute	Reset
7:6	Reserved			
5:0	PBnOD [5:0]	PB 口开漏使能位选择 1: 使能内部开漏 0: 关闭内部开漏	R/W	0x00

6.2.7. PCPD (I/O 下拉控制寄存器)

地址: 0XF8E

Bit	Name	Description	Attribute	Reset
-----	------	-------------	-----------	-------

7:6	Reserved			
5:0	PCnPD [5:0]	PC 口下拉使能位选择 1: 关闭内部下拉 0: 使能内部下拉	R/W	0X3F

6.2.8. PCPU (I/O 上拉控制寄存器)

地址: 0XF86

Bit	Name	Description	Attribute	Reset
7:6	Reserved			
5:0	PCnPU [5:0]	PC 口上拉使能位选择 1:关闭内部上拉 0:使能内部上拉	R/W	0X3F

6.2.9. PCOD (I/O 开漏控制寄存器)

地址: 0XF96

Bit	Name	Description	Attribute	Reset
7:6	Reserved			7
5:0	PCnOD [5:0]	PC 口开漏使能位选择 1: 使能内部开漏 0: 关闭内部开漏	R/W	0X00

6.2.10. PAINTMASK (Port A 端口电平变化中断掩膜位)

地址: 0XF60

Bit	Name	Description	Attribute	Reset
7:6	Reserved			
5:0	PINTMASKA [5:0]	PA 口中断控制位 1: 使能 PortA 端口电平变化中断允许位 0: 禁止 PortA 端口电平变化中断允许位	R/W	0x00

6.2.11. PBINTMASK (Port B 端口电平变化中断掩膜位)

地址: 0XF5F

Bit	Name	Description	Attribute	Reset
7:6	Reserved			
5:0	PINTMASKB [5:0]	PB 口中断控制位 1: 使能 PortB 端口电平变化中断允许位	R/W	0x00

		0: 禁止 PortB 端口电平变化中断允许位		
--	--	-------------------------	--	--

6.2.12. PCINTMASK (Port C 端口电平变化中断掩膜位)

地址: 0XF5E

Bit	Name	Description	Attribute	Reset
7:6	Reserved			
5:0	PINTMASKC [5:0]	PC 口中断控制位 1: 使能 PortC 端口电平变化中断允许位 0: 禁止 PortC 端口电平变化中断允许位	R/W	0x00

6.3 模拟 I/O 寄存器

6.3.1. ANASEL0 (I/O 的模拟通道寄存器)

地址: 0XF54

Bit	Name	Description	Attribute	Reset
7:6	Reserved			
5:0	PAnAEN [5:0]	PA 口模拟通过的使能位选择 1: PA 口打开模拟通道 0: PA 口关闭模拟通道	R/W	0X00

6.3.2. ANASEL1 (I/O 的模拟通道寄存器)

地址: 0XF53

Bit	Name	Description	Attribute	Reset
7:6	Reserved			
5:0	PBnAEN [5:0]	PB 口模拟通过的使能位选择 1: PB 口打开模拟通道 0: PB 口关闭模拟通道	R/W	0X00

6.3.3. ANASEL2 (I/O 的模拟通道寄存器)

地址: 0XF52

Bit	Name	Description	Attribute	Reset
7:6	Reserved			

5:0	PCnAEN [5:0]	PC 口模拟通过的使能位选择 1: PC 口打开模拟通道 0: PC 口关闭模拟通道	R/W	0X00
-----	--------------	--	-----	------

6.3.4. SMTVA (PA 口施密特寄存器)

地址: 0XF98

Bit	Name	Description	Attribute	Reset
7:6	Reserved			
5:0	SMTVA [5:0]	PA 口施密特选择位 1: 0.3VDD/0.7VDD (IO 低电平变为高电平时为 0.7VDD, 高电平变为低电平时为 0.3VDD) 0: 0.2VDD/0.4VDD (IO 低电平变为高电平时为 0.4VDD, 高电平变为低电平时为 0.2VDD)	R/W	0X3F

6.3.5. SMTVB (PB 口施密特寄存器)

地址: 0XF99

Bit	Name	Description	Attribute	Reset
7:6	Reserved			
5:0	SMTVB [5:0]	PB 口施密特选择位 1: 0.3VDD/0.7VDD (IO 低电平变为高电平时为 0.7VDD, 高电平变为低电平时为 0.3VDD) 0: 0.2VDD/0.4VDD (IO 低电平变为高电平时为 0.4VDD, 高电平变为低电平时为 0.2VDD)	R/W	0X3F

6.3.6. SMTVC (PC 口施密特寄存器)

地址: 0XF9A

Bit	Name	Description	Attribute	Reset
7:6	Reserved			
5:0	SMTVC [5:0]	PC 口施密特选择位 1: 0.3VDD/0.7VDD (IO 低电平变为高电平时为 0.7VDD, 高电平变为低电平时为 0.3VDD)	R/W	0X3F

		0: 0.2VDD/0.4VDD (IO 低电平变为高电平时为 0.4VDD, 高电平变为低电平时为 0.2VDD)		
--	--	---	--	--

6.3.7. CURCON(寄存器读写)

地址: 0XF55

Bit	Name	Description	Attribute	Reset
7:6	Reserved			
5:3	PB2CUR	PB2 电流驱动 (VDD=5V 单位: mA) VOH VOL 111: 50 60	R/W	000
2	CURC	供电为 5V 时, PC 口的电流驱动 1: 允许灌电流中大电流驱动 (20mA) 0: 允许灌电流中小电流驱动 (3mA)	R/W	0
1	CURB	供电为 5V 时, PB 口的电流驱动 1: 允许灌电流中大电流驱动 (20mA) 0: 允许灌电流中小电流驱动 (3mA)	R/W	0
0	CURA	供电为 5V 时, PA 口的电流驱动 1: 允许灌电流中大电流驱动 (20mA) 0: 允许灌电流中小电流驱动 (3mA)	R/W	0

7 定时器

7.1 Timer0/Prescaler/BUZZER/PWM

7.1.1. Timer0 计数/定时

TMR0 是一个 8 位定时/计数器寄存器, Timer0 的时钟源可以取值于指令周期、外部实时钟(T0CKI pin)、内部 32K 时钟源、比较器的输出, 使用外部时钟需要设置 T0CON 的 T0CS0、T0CS1 共同决定。

7.1.2. 使用内部时钟：定时模式

定时模式在没有预置器的情况下, 定时寄存器每个指令周期自动加 1, 设置 TMR0 以后, 定时器将在两个时钟周期以后开始自增。

7.1.3. 使用外部时钟/内部 32K 时钟/计数模式

通过 T0CKI 上升或下降沿、32K 时钟, 触发 Timer0 寄存器的增加, T0CKI 由 T0SE 位(T0CON<4>)决定上升下降触发。

在没有预置器的情况下, 外部时钟输入同样也可以作为预置器输出; T0CKI 与内部时钟同步时能方便处理在 T2 和 T4 周期上的预分频. 因此 T0CKI 为高或低电平必须要保持两个以上时钟周期才有效。

7.1.4. Prescaler (预置器)

有一个 8 位的向上计数器作为 Timer 的预置器。注意该预置器只能分配给 Timer0 使用。当作为 Timer0 的预置器的时候, TMR0 会被预置器清零。


注：4T 模式下定时： $Time = (PR0+1) * \{PS2:PS0\} * 4 / F_{sys}$; //TMR0 的初值为 0 时

$Time = (0xFF - [TMR0] + 1) * \{PS2:PS0\} * 4 / F_{sys}$; //TMR0 设定初值

2T 模式下定时： $Time = (PR0+1) * \{PS2:PS0\} * 2 / F_{sys}$; //TMR0 的初值为 0 时

$Time = (0xFF - [TMR0] + 1) * \{PS2:PS0\} * 2 / F_{sys}$; //TMR0 设定初值

Timer0 结构图：




7.1.5. BUZZER（BUZZER 输出）

Buzzer 输出是一个简单的 1/2 占空比信号输出，由 TIMER0 产生。当 TMR0 溢出时，Buzzer 开始输出一个方波，中断间隔时间频率 2 分频后作为 Buzzer 输出的频率。

TMR0 溢出后，Buzzer 输出时，T0IF 有效，且当 T0IE=1 时，使能 TIMER0 中断功能。Buzzer 输出引脚与 GPIO 引脚共用，T0OUT=1 时，该引脚自动设为 Buzzer 输出引脚。如清 T0OUT 位以禁止 Buzzer 输出后，该引脚自动返回到最后一个 GPIO 模式。

7.1.6. TMR0 与 4 路 PWM

当 TMR0 的设置与 PWM0DUTY 寄存器的设置相等时，PWM 输出，如下图所示：



PWM 原理框图（n=0）

注：PWM0 的输出复用的 IO 有：PA0、PB0、PB1、PB4

PWM0DUTY 寄存器

地址：0XFD4

Bit	Name	Description	Attribute	Reset
7:0	PWM0DUTY [7:0]	PWM 的占空比控制	R/W	0XFF

PR0（TIMER0 的周期寄存器）

地址：0XFD6

Bit	Name	Description	Attribute	Reset
7:0	PRO[7:0]	TMRO 周期寄存器	R/W	0XFF

TMRO (定时/计数器)

地址: 0XFD5

Bit	Name	Description	Attribute	Reset
7:0	TMRO[7:0]	8 位定时/计数器	R/W	0X00

T0CON (TMRO 控制寄存器)

地址: 0XFD7

Bit	Name	Description	Attribute	Reset
7	TOOUT	PA0 溢出输出 BUZZER 0: 禁止 BUZZER 模式 1: 启动 BUZZER 模式	R/W	0
6:5	TOCS [1:0]	TMRO 的时钟源选择 00: TMRO 时钟源为 CPU 运行时钟 01: TMRO 时钟源为 TOCKI (PA1) 10: TMRO 时钟源为内部 32K 11: TMRO 时钟源是 CMP0OUT 输出	R/W	11
4	TOSE	TMRO 触发方式控制位 1: TOCKI 脚下降沿触发计数 0: TOCKI 脚上升沿触发计数	R/W	1
3	PSA	TMRO 的时钟分频使能 1: 使能 TMRO 的时钟且不分频; 0: 使能 TMRO 的时钟源分频;	R/W	1
2:0	PS [2:0]	分频率选择控制位 000 1:2 001 1:4 010 1:8 011 1:16 100 1:32 101 1:64 110 1:128 111 1:256	R/W	111

在 4T 和 2T 模式下, TOCKI 的时钟选择必须小于 $F_{CPU}/8$;

PWM0CON(PWM 的控制寄存器)

地址: 0XFD3

Bit	Name	Description	Attribute	Reset
7	POLS03	PWM0 通过 PB4 输出的极性 1: 反向输出 0: 正向输出	R/W	0
6	POLS02	PWM0 通过 PB1 输出的极性 1: 反向输出 0: 正向输出	R/W	0
5	POLS01	PWM0 通过 PB0 输出的极性 1: 反向输出 0: 正向输出	R/W	0
4	POLS00	PWM0 通过 PA0 输出的极性 1: 反向输出 0: 正向输出	R/W	0
3	PWM03OEN	PWM0 输出使能, 通过 PB4 输出 1: 使能 PWM0 输出 0: 禁止 PWM0 输出	R/W	0
2	PWM02OEN	PWM0 输出使能, 通过 PB1 输出 1: 使能 PWM0 输出 0: 禁止 PWM0 输出	R/W	0
1	PWM01OEN	PWM0 输出使能, 通过 PB0 输出 1: 使能 PWM0 输出 0: 禁止 PWM0 输出	R/W	0
0	PWM00OEN	PWM0 输出使能, 通过 PA0 输出 1: 使能 PWM0 输出 0: 禁止 PWM0 输出	R/W	0

7.2 TIMER1 16 位定时/计数器

TIMER1 支持定时/计算器工作模式, 支持 IO 脉宽测量模式、支持定时启动 ADC 工作模式。


TIMER1 为 16 位定时/计数器, 内部拥有写入缓冲区, 当溢出时, 自动从写入缓冲区装载到 TIMER1 计数器作为初值, 然后每个 TIMER1 时钟周期, 计数递增。当 TIMER1 由计数值从 0XFFFF 变为 0X0000 时产生时钟溢出中断, 并自动重载写入缓冲区数值。TIMER1 的时钟源可以是内部 1M 时钟、外部时钟源 (TICKI pin)、外部 32K 时钟、CMP 输出等。

写入 16 位初值时, 首先写入 TMR1H 寄存器, 然后写入 TMR1L, 此时硬件自动将写入缓冲区值重载

到 TIMER1 的计数器中；当读取 TMR1L 时，自动将当前 TIMER1[15:8]的计数值锁存到 TMR1H 寄存器，保证读取时间准确。

注：4T 模式下定时： $Time = (0xFFFF - [TMR1] + 1) * \{TICKPS1: TICKPS0\} * 4 / F_{sys}$ ；//TMR1 的初值为设定值

2T 模式下定时： $Time = (0xFFFF - [TMR1] + 1) * \{TICKPS1: TICKPS0\} * 2 / F_{sys}$ ；//TMR1 的初值为设定值



注：CNT1H 和 CNT1L 是 TIMER1 的内部寄存器。

7.2.1. TMR1L (Timer1 16 位低 8 位寄存器)

地址：0XFD0

Bit	Name	Description	Attribute	Reset
7:0	TMR1L [7:0]	16 位定时/计数器低 8 位	R/W	000000

7.2.2. TMR1H (Timer1 16 位高 8 位寄存器)

地址：0XFD1

Bit	Name	Description	Attribute	Reset
-----	------	-------------	-----------	-------

7:0	TMR1H [7:0]	16 位定时/计数器高 8 位	R/W	000000
-----	-------------	-----------------	-----	--------

7.2.3. T1CON0 (Timer1 控制寄存器)

地址: 0XFCE

Bit	Name	Description	Attribute	Reset
7:6	T1CK [1:0]	T1 的时钟选择 00: T1CKI 作为时钟 (PC2) 01: 内部 1.024M 作为时钟 10: 内部 32K 作为时钟 11: 外部晶振 32K 作为时钟	R/W	00
5:4	T1CKPS [1:0]	T1 的输入时钟分频 00: TIMER1 输入时钟 1:1 分频 01: TIMER1 输入时钟 1:2 分频 10: TIMER1 输入时钟 1:4 分频 11: TIMER1 输入时钟 1:8 分频	R/W	00
3	T1SE	TIMER1 的时钟异或输入选项	R/W	0
2	T1SYNC	1: 使用 FCPU 同步分频后时钟作为 TIMER1 时钟(注意不支持选择内部时钟, 同时 1:1 分频, 并且 T1SYNC 为 1) 0: 使用选择分频时钟作为 TIMER1 时钟	R/W	0
1	TMR1CS	1: 选择 T1CK[1:0]作为外设 TIMER1 的时钟 0: 选择 FCPU 时钟外设 TIMER1 的时钟	R/W	0
0	TMR1ON	1: 使能 Timer1 定时计数器 0: 关闭 Timer1 定时计数器	R/W	0

注:

- 1、在 4T 和 2T 模式下, T1CKI 的时钟选择必须小于 $F_{CPU}/8$;
- 2、在测试模式 (SWD) 下, T1CK[1:0]=11 时, 选择内部高速时钟作为 TIMER1 的计数时钟, 通过 PA4 输出, 在 T1M[10]=11 时且不使能 ADC 模块, 将通过 CCP 的第 16 个通道进行捕捉;
- 3、TMR1 寄存器在写寄存器时, 必须先写高字节再写低字节;

7.2.4. T1CON1 (Timer1 控制寄存器)

地址: 0XFCE

Bit	Name	Description	Attribute	Reset
7	INT2EDGE	外部中断边沿选择位 (PB4 触发外部中断 2) 0: 上升沿触发中断 1: 下降沿触发中断	R/W	0
6	INT1EDGE	外部中断边沿选择位 (PB3 触发外部中断 1) 0: 上升沿触发中断	R/W	0


Bit	Name	Description	Attribute	Reset
		1: 下降沿触发中断		
5	INTOEDGE	外部中断边沿选择位 (PB1 触发外部中断 0) 0: 上升沿触发中断 1: 下降沿触发中断	R/W	0
4	T1EDGE	在 TIM[1:0]在脉宽测量模式时 0: 在下降沿启动计数, 上升沿停止计数 1: 在上升沿启动计数, 下降沿停止计数	R/W	0
3:2	T1CH1:T1CH0	TIMER1 脉宽信号输入选择 00: T1CH0 作为脉宽检测输入信号 PA0) 01: T1CH1 作为脉宽检测输入信号 (PA4) 10: T1CH2 作为脉宽检测输入信号 (PA5) 11: TMR2CLK 作为脉宽检测输入信号 (配置 T2CON0<2>=1)	R/W	00
1:0	TIM [1:0]	TIMER1 工作模式 00: TIMER1 工作在普通模式, 溢出时间产生中断标志位。 01: 脉宽测量模式 0, 测量上升沿与下降沿之间的时间, T1EDGE=1 时, 在脉冲的上升沿开始计数, 脉冲下降沿停止计数, 并在脉冲下降沿沿触中断。T1EDGE=0 时, 在脉冲的下降沿开始计数, 脉冲的上升沿停止计数, 在脉冲上升沿触发中断。产生中断标志后, 可以直接读取 TIMER1 内容, 就可以得到测量值。 10: 脉宽测量模式 1, 测量上升沿与下降沿之间的时间, T1EDGE=1 时在脉冲的上升沿 TIMER1 数据寄存器发生 复位从 0x0000 开始计数, 并在下降沿沿触中断。T1EDGE=0 时, 在脉冲的下降沿 TIMER1 数据寄存器发生 复位从 0x0000 开始计数, 在脉冲的上升沿触发中断。产生中断标志后, 可以直接读取 TIMER1 内容, 就可以得到测量值。 11: 模式 2, TIMER1 工作在定时模式, 在定时产生中断时, 启动 ADC 采集。此模式使用时, 首先要将 ADC 配置完成, 才能使用。	R/W	00

7.3 TIMER2 定时器

Timer2 定时器模块具有以下特征:

- 12 位定时器和周期寄存器 (分别为 TMR2L、TMR2H 和 PR2L、PR2H)
- 可读写 (以上四个寄存器)

- 可软件编程的预分频器（分频比为 1:1、1:4、1:8、1:16，与 TMR2 计数有关）
- 可软件编程的后分频器（分频比为 1:1 至 1:16，与 TMR2 计数无关）
- 当 TMR2（TMR2H, TMR2L）与 PR2（PR2H, PR2L）匹配时产生中断
- 采用系统时钟 F_{sys} 控制



T2 结构图

7.3.1. PR2L (timer2 的周期寄存器)

地址：0XFCEB

Bit	Name	Description	Attribute	Reset
7:0	PR2[7:0]	周期寄存器的低 8 位	R/W	0XFF

7.3.2. PR2H timer2 的周期寄存器)

地址：0XFCA

Bit	Name	Description	Attribute	Reset
7:4	Reserved			
3:0	PR2[11:8]	周期寄存器的高 4 位	R/W	0X1F

7.3.3. TMR2L (Timer2 的低位寄存器)

地址:0XFCD

Bit	Name	Description	Attribute	Reset
7:0	TMR2 [7:0]	Timer2 定时/计数器的低 8 位	R/W	0X00

7.3.4. TMR2H (Timer2 的高位寄存器)

地址：0XFCC

Bit	Name	Description	Attribute	Reset
7:4	Reserved			
3:0	TMR2 [11:8]	Timer2 定时/计数器的高 4 位	R/W	0X00

注：TMR2 寄存器和 PR2 寄存器在写寄存器时，必须先写高字节再写低字节；

7.3.5. T2CON0(timer2 控制寄存器)

地址：0XFC9


Bit	Name	Description	Attribute	Reset
7	PWM2CAEN	Timer2 中心对齐模式使能位 1: 使能 Timer2 中心对齐模式。 0: 禁止 Timer2 中心对齐模式。	R/W	0
6:3	T2OUTPS 3:0]	Timer2 输出后分频选择位 0000: 1:1 后分频值 0001: 1:2 后分频值 0010: 1:3 后分频值 0011: 1:4 后分频值 0100: 1:5 后分频值 0101: 1:6 后分频值 0110: 1:7 后分频值 0111: 1:8 后分频值 1000: 1:9 后分频值 1001: 1:10 后分频值 1010: 1:11 后分频值 1011: 1:12 后分频值 1100: 1:13 后分频值 1101: 1:14 后分频值 1110: 1:15 后分频值 1111: 1:16 后分频值	R/W	0000
2	TMR2ON	Timer2 使能位 1: 使能 Timer2 0: 禁止 Timer2	R/W	0
1:0	T2CKPS 1:0]	Timer2 时钟预分频选择位 00: 预分频值为 1 01: 预分频值为 4 10: 预分频值为 8 11: 预分频值为 16	R/W	0

7.4 TIMER3 定时器和 4 路 12 位 PWM

7.4.1. TIMER3 定时器

Timer3 定时器模块具有以下特征：

- 12 位定时器和周期寄存器（分别为 TMR3L、TMR3H 和 PR3L、PR3H）
- 可读写（以上四个寄存器）
- 可软件编程的预分频器（分频比为 1:1、1:4、1:8、1:16）
- 可软件编程的后分频器（分频比为 1:1 至 1:16）
- 当 TMR3（TMR3H, TMR3L）与 PR3（PR3H, PR3L）匹配时产生中断
- 采用系统时钟 F_{sys} 控制



T3 结构图

PR3L（timer3 的周期寄存器）

地址：0XFB8

Bit	Name	Description	Attribute	Reset
7:0	PR3 [7:0]	周期寄存器的低 8 位	R/W	0XFF

PR3H (timer3 的周期寄存器)

地址：0XFB9

Bit	Name	Description	Attribute	Reset
7:4	Reserved			
3:0	PR3 [11:8]	周期寄存器的高 4 位	R/W	0X0F

TMR3L (Timer3 的低八位寄存器)

地址:0XFBA

Bit	Name	Description	Attribute	Reset
7:0	TMR3 [7:0]	Timer3 定时/计数器的低 8 位	R/W	0X00

TMR3H (Timer3 的高八位寄存器)

地址: 0XFBB

Bit	Name	Description	Attribute	Reset
7:0	TMR3 [11:8]	Timer3 定时/计数器的高 4 位	R/W	0X00

注: 1、当 TMR3 运行时, TMR3 寄存器和 PR3 寄存器在写寄存器时, 必须先写高字节再写低字节;

2、当 TMR3 运行时, TMR3 寄存器读取时, 必须先读低字节再读高字节;

T3CON0(timer3 控制寄存器)


地址: 0XFBC

Bit	Name	Description	Attribute	Reset
7	Reserved			
6:3	T3OUTPS [3:0]	Timer3 输出后分频选择位 0000: 1:1 后分频值 0001: 1:2 后分频值 0010: 1:3 后分频值 0011: 1:4 后分频值 0100: 1:5 后分频值 0101: 1:6 后分频值 0110: 1:7 后分频值 0111: 1:8 后分频值 1000: 1:9 后分频值 1001: 1:10 后分频值 1010: 1:11 后分频值 1011: 1:12 后分频值 1100: 1:13 后分频值 1101: 1:14 后分频值 1110: 1:15 后分频值 1111: 1:16 后分频值	R/W	0
2	TMR3ON	Timer3 使能位 1: 使能 Timer3 0: 禁止 Timer3	R/W	0

Bit	Name	Description	Attribute	Reset
1:0	T3CKPS [1:0]	Timer3 时钟预分频选择位 00: 预分频值为 1 01: 预分频值为 4 10: 预分频值为 8 11: 预分频值为 16	R/W	0

7.4.2. 4 路 12 位 PWM


PWM 原理框图如下图所示。



PWM 原理框图 (n=2/3/4/5)


7.4.3. 4 路 PWM 的输出

如下图是 PWM 输出原理图，由周期和一段输出保持为高电平（占空比）的时间组成。



PWM 输出原理图

下图为 4 路 PWM 输出图。



4路PWM输出框图

7.4.4. 4路PWM的周期

PWM周期由Timer3的{PR3H,PR3L}寄存器指定。PWM周期公式

PWM周期为 $\{ (PR3H,PR3L) + 1 \} * F_{sys}(\text{系统工作时钟}) * (TMR3 \text{ 的预分频值})$

当{ TMR3H,TMR3L }等于{ PR3H,PR3L }时，下一次递增周期将发生以下事件：

1. TMR3H,TMR3L 清零；
2. PWM输出引脚置1（例外：若PWM占空比 = 0%，引脚不置1）。

7.4.5. PWM的占空比

通过给PWMnH和PWMnL寄存器写入12位值可指定PWM占空比。

PWM脉冲宽度= $\{ (PWMnH,PWMnL) + 1 \} * F_{sys}(\text{系统工作时钟}) * (TMR3 \text{ 的预分频值})$

$$PWM \text{ 占空比} = \frac{\{ PWMnH, PWMnL \}}{\{ PR3H, PR3L \}}$$

注：n=2/3/4/5。

7.4.6. PWM的分辨率

分辨率决定某个周期的有效占空比。例如：10位分辨率有1024个分立的占空比，而12位分辨率则有4096个分立的占空比。

$$\text{分辨率} = \text{Log}_2 \{ (PR3H, PR3L) + 1 \} \text{ 位}$$

7.4.7. PWM 的工作设置

PWM 频率来自系统工作频率。系统工作频率的任何改变将使 PWM 频率的改变。

应按照以下步骤配置 PWM 工作：

- 1、将相关 IO 配置为输出状态；
- 2、配置 PR3H,PR3L 寄存器设置 PWM 周期；
- 3、配置 TMR3H,TMR3L 寄存器设置计数初值；
- 4、配置 PWMnH,PWMnL 寄存器设置 PWM 占空比；
- 5、配置 T3CON0 寄存器，使能 Timer3。

注：n=2/3/4/5。

PWM2CON0(PWM 的控制寄存器)

地址：0XF0F

Bit	Name	Description	Attribute	Reset
7	PWM5OEN	PWM5 映射的 IO 输出使能 1：使能 PWM5 映射的 IO 输出 0：禁止 PWM5 映射的 IO 输出	R/W	0
6	PWM4OEN	PWM4 映射的 IO 输出使能 1：使能 PWM4 映射的 IO 输出 0：禁止 PWM4 映射的 IO 输出	R/W	0
5	PWM3OEN	PWM3 映射的 IO 输出使能 1：使能 PWM3 映射的 IO 输出 0：禁止 PWM3 映射的 IO 输出	R/W	0
4	PWM2OEN	PWM2 映射的 IO 输出使能 1：使能 PWM2 映射的 IO 输出 0：禁止 PWM2 映射的 IO 输出	R/W	0
3	PWM5EN	PWM5 功能使能 1：使能 PWM5 功能 0：禁止 PWM5 功能	R/W	0
2	PWM4EN	PWM4 功能使能 1：使能 PWM4 功能 0：禁止 PWM4 功能	R/W	0
1	PWM3EN	PWM3 功能使能 1：使能 PWM3 功能 0：禁止 PWM3 功能	R/W	0
0	PWM2EN	PWM2 功能使能 1：使能 PWM2 功能 0：禁止 PWM2 功能	R/W	0

PWM2CON1(PWM 的控制寄存器)

地址：0XF AE

Bit	Name	Description	Attribute	Reset
7: 5	Reserved			
3	POLS5	PWM5 输出极性 1: 反向输出 0: 正向输出	R/W	0
2	POLS4	PWM4 输出极性 1: 反向输出 0: 正向输出	R/W	0
1	POLS3	PWM3 输出极性 1: 反向输出 0: 正向输出	R/W	0
0	POLS2	PWM2 输出极性 1: 反向输出 0: 正向输出	R/W	0

PWM2CON3(PWM 的控制寄存器)

地址：0XF AC

Bit	Name	Description	Attribute	Reset
7: 6	P5CS [1:0]	PWM5 映射的 IO 输出 00:PA2 输出 01:PB1 输出 10:PC0 输出 11:PC4 输出	R/W	0
5:4	P4CS [1:0]	PWM4 对映射的 IO 输出 00:PA3 输出 01:PB0 输出 10:PC1 输出 11:PC5 输出	R/W	0
3:2	P3CS [1:0]	PWM3 映射的 IO 输出 00:PA0 输出 01:PA4 输出 10:PB5 输出 11:PC2 输出	R/W	0
1:0	P2CS [1:0]	PWM2 映射的 IO 输出 00:PA1 输出 01:PA5 输出 10:PB2 输出 11:PC3 输出	R/W	0

PWM2L(PWM2L 占空比寄存器)

地址：0XFB0

Bit	Name	Description	Attribute	Reset
7:0	PWM2L [7:0]	PWM2 低位占空比控制	R/W	0X00

PWM2H (PWM2H 占空比寄存器)

地址：0XFB1

Bit	Name	Description	Attribute	Reset
7:4	Reserved			
3:0	PWM2H [3:0]	PWM2 高位占空比控制	R/W	0X0

PWM3L(PWM3L 占空比寄存器)

地址：0XFB2

Bit	Name	Description	Attribute	Reset
7:0	PWM3L [7:0]	PWM3 低位占空比控制	R/W	0X00

PWM3H (PWM3H 占空比寄存器)

地址：0XFB3

Bit	Name	Description	Attribute	Reset
7:4	Reserved			
3:0	PWM3H [3:0]	PWM3 高位占空比控制	R/W	0X0

PWM4L(PWM4L 占空比寄存器)

地址：0XFB4

Bit	Name	Description	Attribute	Reset
7:0	PWM4L [7:0]	PWM4 低位占空比控制	R/W	0X00

PWM4H (PWM4H 占空比寄存器)

地址：0XFB5

Bit	Name	Description	Attribute	Reset
7:4	Reserved			
3:0	PWM4H [3:0]	PWM4 高位占空比控制	R/W	0X0

PWM5L(PWM5L 占空比寄存器)

地址：0XFB6

Bit	Name	Description	Attribute	Reset
7:0	PWM5L [7:0]	PWM5 低位占空比控制	R/W	0X00

PWM5H (PWM5H 占空比寄存器)

地址：0XFB7

Bit	Name	Description	Attribute	Reset
7:4	Reserved			
3:0	PWM5H [3:0]	PWM5 高位占空比控制	R/W	0X0

7.5 看门狗定时器（WDT）

看门狗定时器（WDT）的运行依赖于芯片里的 RC 振荡器，无需任何额外电路即能工作。如在睡眠模式。在一般操作或睡眠模式情况下，看门狗定时器的溢出都会导致 MCU 复位同时 TO (RCON<3>)位被清零。

配置字 WDTE 位(配置选项 2<3>)与 WDTEN 位(WDTON<0>)都可以单独控制看门狗定时器。

如 WDTEN 位(WDTON<0>)与配置字 WDTE 位(配置选项 2<3>)都清零，看门狗定时器不能工作。

在没有预置器时看门狗的溢出约为 128.4/260/391/653ms(或 1.1/1.92/4.31/8.5s)，这个时间可以通过配置字 TWDT 位(配置选项 2<2:0>) 设置。

需要看门狗的 t 溢出周期变长可以通过设置 WDTCON 寄存器的 PREDIV 位(WDTON<3:1>)进行分频，因此最长的看门狗溢出周期为 68 秒。

CLRWDWT 指令能使 WDT 和预置器清零，启用看门狗可以防止超时，如果超时 MCU 能复位。

SLEEP 指令重置 WDT 和预置器， 启用看门狗就给机器分派了一个最大睡眠时间。

芯片处于调试模式中，WDT 被禁止使用。

7.5.1. WDTCON(看门狗的控制寄存器)

地址：0XF58

Bit	Name	Description	Attribute	Reset
7:4	Reserved			
3:1	PREDIV [2:0]	WDT 预分频 000: 1:1 001: 1:2	R/W	0

		010: 1:3 011: 1:4 100: 1:5 101: 1:6 110: 1:7 111: 1:8		
0	WDTEN	WDT 使能 1: 使能 WDT 0: 禁止 WDT	R/W	0

8 捕获/比较/PWM 模块

捕捉/比较/PWM（CCP）模块包含一个 1 个 16 位寄存器，它可被用作：1 个 16 位捕捉寄存器、1 个 16 位比较寄存器、1 个 12 位 PWM 主/从占空比寄存器。捕捉/比较的寄存器（CCPR1）由两个 8 位寄存器组成：CCPR1L（低字节）和 CCPR1H（高字节）。CCPCON 寄存器控制 CCP1 的操作。捕捉和比较均是和 TMR1 相关，比较匹配将产生特殊事件触发信号，该信号会使 TMR1H 和 TMR1L 寄存器清零。PWM 和 TMR2 相关。Timer3 中的 PWM 和 CCP 中 PWM 可以映射到 CCP 的 HBRIDGE 单元。

CCPR1H 寄存器

地址：0XFC8

Bit	Name	Description	Attribute	Reset
7:0	CCPR1H [7:0]	CCPR1 寄存器高字节，用于捕获、比较。	R/W	0X00

CCPR1L 寄存器

地址：0XFC7

Bit	Name	Description	Attribute	Reset
7:0	CCPR1L [7:0]	CCPR1 寄存器低字节，用于捕获、比较、PWM 的占空比的低 8 位。	R/W	0X00

CCPR1LH 寄存器

地址：0XFC6

Bit	Name	Description	Attribute	Reset
7:4	Reserved			
3:0	CCPR1LH [11:8]	CCPR1 寄存器低字节中的高 4 字节，用于 PWM 的高 4 位	R/W	0X00

CCPCON 寄存器

地址：0XFBF

Bit	Name	Description	Attribute	Reset
7:4	CCPR1CH [3:0]	CCP1 捕获触发信号选择 0000: 外部 CCPCH0 引脚输入信号 (PA0) 0001: 外部 CCPCH1 引脚输入信号 (PA1) 0010: 外部 CCPCH2 引脚输入信号 (PA2) 0011: 外部 CCPCH3 引脚输入信号 (PA3) 0100: OPOUT 输出信号 0101: 内部 OSC32K 输入信号 0110: 外部 32K 晶振输入信号	R/W	0X00



		0111: CMP0OUT 输出信号 1000: 外部 CCPCH4 引脚输入信号 (PB0) 1001: 外部 CCPCH5 引脚输入信号 (PB1) 1010: 外部 CCPCH6 引脚输入信号 (PB2) 1011: 外部 CCPCH7 引脚输入信号 (PB3) 1100: 外部 CCPCH8 引脚输入信号 (PB4) 1101: 外部 CCPCH9 引脚输入信号 (PB5) 1110: 外部 CCPCH10 引脚输入信号 (PB6) 1111: 外部 CCPCH11 引脚输入信号 (PB7)		
3:0	CCPR1M [3:0]	CCP1 模式选择位 0000: 禁止捕捉/比较/PWM 0100: 比较模式, 选择 CCPR1 匹配时将输出置为高电平 (CCPIF 位置 1), 输出引脚为 PB3, TIMER1 溢出时, PWM 为低电平 0101: 比较模式, 选择 CCPR1 匹配时将输出置为低电平 (CCPIF 位置 1), 输出引脚为 PB3, TIMER1 溢出时, PB3 为高电平 0110: 比较模式, 选择 CCPR1 匹配时将产生软件中断 (CCPIF 位置 1, 而 PB3 引脚不受影响); 并启动 ADC 采集 (如果 ADCON=1) 0111: 比较模式, 选择 CCPR1 触发特殊事件 (CCPIF 位置 1, PB3 引脚不受影响); CCPR1 清零 Timer1; 并启动 ADC 采集 (如果 ADCON=1) 1000: 捕捉模式, 在每个下降沿发生, 捕捉值存入 CCPR1 寄存器, 并产生中断标志 CCPIF 1001: 捕捉模式, 在每个上升沿发生, 捕捉值存入 CCPR1 寄存器, 并产生中断标志 CCPIF 1010: 捕捉模式, 在每 4 个上升沿发生一次, 捕捉值存入 CCPR1 寄存器, 并产生中断标志 CCPIF 1011: 捕捉模式, 在每 16 个上升沿发生一次, 捕捉值存入 CCPR1 寄存器, 并产生中断标志 CCPIF 1100: 捕捉模式, 下降沿, 复位 TIMER1, 捕捉值存入 CCPR1 寄存器, 并产生中断标志 CCPIF 1101: 捕捉模式, 上升沿, 复位 TIMER1, 捕捉值存入 CCPR1 寄存器, 并产生中断标志 CCPIF 1110: 捕捉模式, 下降沿, 捕捉值存入 CCPR1 寄存器, 不产生中断标志 CCPIF 1111: 捕捉模式, 上升沿, 捕捉值存入 CCPR1 寄存器, 不产生中断标志 CCPIF 001X: PWM 模式, 启动 CCP1 PWM 模式	R/W	0000

注: 0100: OP0OUT 输出信号, 既可以选择 OP0OUT, 也可以选择 OP1OUT, 如果 OP0 和 OP1 同时打开, OP0OUT=OP0OUT|OP1OUT

0111: CMP0OUT 输出信号, 既可以选择 CMP0OUT, 也可以选择 CMP1OUT, 如果 CMP0 和 CMP1 同时打开,

CMPOUT=CMPOOUT|CMP1OUT

8.1 捕捉模式

在捕捉模式下，当引脚 CCP1 发生事件时，CCPR1H:CCPR1L 将捕捉 TMR1 寄存器的 16 位值。事件定义如下，由 CCPCON[3:0]进行配置：

1000：捕捉模式，在每个下降沿发生，捕捉值存入 CCPR1 寄存器，并产生中断标志 CCPIF

1001：捕捉模式，在每个上升沿发生，捕捉值存入 CCPR1 寄存器，并产生中断标志 CCPIF

1010：捕捉模式，在每 4 个上升沿发生一次，捕捉值存入 CCPR1 寄存器，并产生中断标志 CCPIF

1011：捕捉模式，在每 16 个上升沿发生一次，捕捉值存入 CCPR1 寄存器，并产生中断标志 CCPIF

1100：捕捉模式，下降沿，复位 TIMER1，捕捉值存入 CCPR1 寄存器，并产生中断标志 CCPIF

1101：捕捉模式，上升沿，复位 TIMER1，捕捉值存入 CCPR1 寄存器，并产生中断标志 CCPIF

1110，1111：捕捉模式，上升沿和下降沿，捕捉值存入 CCPR1 寄存器，不产生中断标志 CCPIF

进行捕捉后，中断请求标志位 CCP1IF 被置 1。该中断标志位必须用软件清零。如果在 CCPR1H 和 CCPR1L 寄存器对中的值被读出之前又发生另一次捕捉，那么原来的捕捉值会被新捕捉值覆盖。输入捕获通道有 CCP1CHI[3:0]进行配置：

0000：外部 CCPCH0 引脚输入信号(PA0)

0001：外部 CCPCH1 引脚输入信号(PA1)

0010：外部 CCPCH2 引脚输入信号(PA2)

0011：外部 CCPCH3 引脚输入信号(PA3)

0100：OPOUT 输出信号

0101：内部 OSC32K 输入信号

0110：外部 32K 晶振输入信号

0111：CMPOUT 输出信号

1000：外部 CCPCH4 引脚输入信号(PB0)

1001：外部 CCPCH5 引脚输入信号(PB1)

1010：外部 CCPCH6 引脚输入信号(PB2)


1011：外部 CCPCH7 引脚输入信号(PB3)

1100：外部 CCPCH8 引脚输入信号(PB4)

1101：外部 CCPCH9 引脚输入信号(PB5)

1110：外部 CCPCH10 引脚输入信号(PC2)

1111：外部 CCPCH11 引脚输入信号(PC3)




CCP1 捕捉模式工作原理图


8.2 比较模式

在比较模式下，CCPR1 寄存器的 16 位值不断与 TMR1 寄存器的值进行比较。事件定义如下，由 CCPCON[3:0] 进行配置：

- ✧ 0100：比较模式，选择 CCPR1 匹配时将输出置为高电平（CCPIF 位置 1），输出引脚为 PB3；TIMER1 溢出时，PB3 为低电平；可以实现 16 位 PWM 控制；
- ✧ 0101：比较模式，选择 CCPR1 匹配时将输出置为低电平（CCPIF 位置 1），输出引脚为 PB3；TIMER1 溢出时，PB3 为高电平；可以实现 16 位 PWM 控制；
- ✧ 0110：比较模式，选择 CCPR1 匹配时将产生软件中断（CCPIF 位置 1，而 PB3 引脚不受影响）；并启动 ADC 采集（如果 ADON=1）
- ✧ 0111：比较模式，选择 CCPR1 触发特殊事件（CCPIF 位置 1，PB3 引脚不受影响）；CCP1 清零 TIMER1；并启动 ADC 采集（如果 ADON=1）



8.2.1. PWM 中心对齐模式



当 PWM2CAEN (T2CON0<7>) 开启时, PWM 使能中心对齐模式, 此时 PWM 工作过程如下:


- (1) PWM周期开始, TMR2开始从0递增;
- (2) 当TMR2与CCPR1H/L相等时, PWM开始第一次高低电平变化, TMR2继续递增;
- (3) 当TMR2与PR2相等时, TMR2开始自减;
- (4) 当TMR2再次与CCPR1H/L相等时, PWM再次变化高低电平;
- (5) 当TMR2自减为0时, 此时PWM周期结束, 开始下一个PWM周期。

此时, 实际上 PWM 周期为 $2 \cdot \{ (PR2H, PR2L) + 1 \} \cdot F_{sys}(\text{系统工作时钟}) \cdot (TMR2 \text{ 的预分频值})$ 。

注意: 普通 PWM 模式切换中心对齐模式需要将 PWM 关闭后重新打开。

8.3 3组互补 PWM 输出

互补式输出控制是通过一系列寄存器实现的。这些寄存器可用于选择 PWM 调制模式、死区时间设置以及输出极性控制等。通过选择可以将 Timer2 或 Timer3 的 PWM 映射到 CPP 的 HBRIDGE 单元。CCP 和 Timer2 构成一路 PWM0 信号，同时输出到 3 个 HBRIDGE 单元，可控制 3 组互补 PWM 输出。Timer3 的 PWM2, PWM3, PWM4 的三路 PWM 信号，分别输出到 3 个 HBRIDGE 单元，可以构成 3 组独立占空比可调的互补 PWM 输出，用于复杂 PWM 互补输出控制。当 Timer3 的 PWMEN 寄存器使能时，PWM2 输出控制 PWM10 和 PWM11, PWM3 输出控制 PWM12 和 PWM13, PWM4 输出控制 PWM14 和 PWM15。PWM10 和 PWM11、PWM12 和 PWM13、PWM14 和 PWM15 分别是三组输出，其中 PWM10 和 PWM11 的原理图如下图，PWM12 和 PWM13、PWM14 和 PWM15 原理相同。



PWM 输出原理图

注：上臂对应 PWM10、PWM12、PWM14

下臂对应 PWM11、PWM13、PWM15

8.3.1. PWM1CON1 (PWM 控制寄存器)

地址：0XFBD

Bit	Name	Description	Attribute	Reset
7:0	PWMADDLY [7:0]	ADC 采集延时时间： $T = \{PWMADDLY[7:0]\} * F_{sys}$ 其中 F_{sys} 为系统时钟	R/W	0


8.3.2. PWM1CON0 (PWM 的控制寄存器)

地址：0XFBE

Bit	Name	Description	Attribute	Reset
7	Reserve			
6	CMPFLT	CMPOUT 为故障输入，当从 0 变为 1 后，禁止 PWM 输出 1: 使能 CMPOUT 作为故障输入 0: 禁止 CMPOUT 作为故障输入 CMPOUT 信号，既可以选择 CMP0OUT，也可以选择 CMP1OUT， 如果 CMP0 和 CMP1 同时打开， $CMPOUT = CMP0OUT CMP1OUT$	R/W	0
5	ASTART	发生故障后 (ACLOSE=1)，当使能的故障都解除后，自动启动 PWM 输出 1: 使能启动 PWM 输出 0: 禁止启动 PWM 输出	R/W	0
4	ACLOSE	发生故障后，自动关闭 PWM 输出 1: 使能关闭 PWM 输出 0: 禁止关闭 PWM 输出	R/W	0
3	OPFLT	OPOUT 为故障输入，当从 0 变为 1 后，禁止 PWM 输出 1: 使能 OPOUT 作为故障输入 0: 禁止 OPOUT 作为故障输入 OPOUT 信号，既可以选择 OP0OUT，也可以选择 OP1OUT，如 果 OP0 和 OP1 同时打开， $OPOUT = OP0OUT OP1OUT$	R/W	0
2	IOFLT	I0 为故障输入，当从 0 变为 1 后，禁止 PWM 输出 1: 使能 I0 作为故障输入 0: 禁止 I0 作为故障输入 注：故障 I0 映射为 PC2;	R/W	0
1	PWMADPOS	PWM 跳变沿使能 ADC 采集 1: 使能 PWM10 由 0 变为 1 采集 0: 使能 PWM10 由 1 变为 0 采集	R/W	0
0	PWM10ADEN	使能 PWM10 输出跳变时，自动启动 ADC 采集功能	R/W	0

Bit	Name	Description	Attribute	Reset
		1: 使能 ADC 采集 0: 禁止 ADC 采集		

下图为 PWM0 输出跳变时，ADC 采集时序图。



ADC 采集时序图

注：只有 TIMER2 对应的 PWM0 可以启动 ADC 采集；

8.3.3. PMS 寄存器

地址：0XF05

Bit	Name	Description	Attribute	Reset
7	DMISTK2	二级防呆逻辑 1: BYPASS 二级防呆； 0: 使能二级防呆。	R/W	0
6	PWMH	用于二级防呆上臂逻辑值设定(上下臂同相时强制输出相应电平) 1: 防呆输出 1 0: 防呆输出 0	R/W	0
5:4	PMS2[1:0]	PWM14、PWM15 高压电平转换驱动器的调制模式选择位 00: 互补式控制 01: 非互补式上臂调制 10: 非互补式下臂调制 11: PWM14、PWM15 控制(由 PXC20 和 PXC21 位分别控制上/下臂输出)	R/W	00
3:2	PMS1[1:0]	PWM12、PWM13 高压电平转换驱动器的调制模式选择位 00: 互补式控制 01: 非互补式上臂调制 10: 非互补式下臂调制 11: PWM12、PWM13 控制(由 PXC11 和 PXC10 位分别控制上/下臂输出)	R/W	00

Bit	Name	Description	Attribute	Reset
1:0	PMS0[1:0]	PWM10、PWM11 高压电平转换驱动器的调制模式选择位 00: 互补式控制 01: 非互补式上臂调制 10: 非互补式下臂调制 11: PWM10、PWM11 控制（由 PXC00 和 PXC01 位分别控制上/下臂输出）	R/W	00

8.3.4. PXC(PWM 控制输出寄存器)

地址: 0XFC4

Bit	Name	Description	Attribute	Reset
7	T3PWMEN	使能 TIME3 PWM2, PWM3, PWM4 控制 CCP 的 HBRIDGE 单元 1: 允许使能 0: 禁止使能	R/W	0
6	PWM14SEL	PWM14 映射的 IO 输出 1: PC2 输出 0: PB2 输出	R/W	0
5:4	PXC2[1:0]	PMS2[1:0]==2' b11 时, PWM14、PWM15 高压电平转换驱动器的上/下臂输出选择位 00: 上/下臂输出都关闭 01: 上臂输出关闭/下臂输出导通 10: 上臂输出导通/下臂输出关闭 11: 上/下臂输出都关闭（防止上/下臂同时导通）	R/W	00
3:2	PXC1[1:0]	PMS1[1:0]==2' b11 时, PWM12、PWM13 高压电平转换驱动器的上/下臂输出选择位 00: 上/下臂输出都关闭 01: 上臂输出关闭/下臂输出导通 10: 上臂输出导通/下臂输出关闭 11: 上/下臂输出都关闭（防止上/下臂同时导通）	R/W	00
1:0	PXC0[1:0]	PMS0[1:0]==2' b11 时, PWM10、PWM11 高压电平转换驱动器的上/下臂输出选择位 00: 上/下臂输出都关闭 01: 上臂输出关闭/下臂输出导通 10: 上臂输出导通/下臂输出关闭 11: 上/下臂输出都关闭（防止上/下臂同时导通）	R/W	00

8.3.5. DTC（死区时间控制寄存器）

地址：0XFC3

Bit	Name	Description	Attribute	Reset
7:6	DTCKS [1:0]	选择死区时间时钟源 F_{DT} 00: $F_{DT}=F_{sys}$ 01: $F_{DT}=F_{sys}/2$ 10: $F_{DT}=F_{sys}/4$ 11: $F_{DT}=F_{sys}/8$	R/W	0
5	DTEN	死区时间使能 1: 允许使能 0: 禁止使能	R/W	0
4:0	DTD [4:0]	死区时间计数器死区时间 = $(DTD[4:0]+1)/F_{DT}$	R/W	0

8.3.6. POLS（极性选择寄存器）

地址：0XFC2

Bit	Name	Description	Attribute	Reset
7	Reserved			
6	PTMODE2	保护 PWM15 的输出 1: PWM15 输出 1 0: PWM15 输出 0	R/W	0
5	POLS15	高压电平转换驱动器上臂输出极性控制 1: 反相输出 0: 同相输出	R/W	0
4	POLS14	高压电平转换驱动器下臂输出极性控制 1: 反相输出 0: 同相输出	R/W	0
3	POLS13	高压电平转换驱动器上臂输出极性控制 1: 反相输出 0: 同相输出	R/W	0
2	POLS12	高压电平转换驱动器下臂输出极性控制 1: 反相输出 0: 同相输出	R/W	0
1	POLS11	高压电平转换驱动器上臂输出极性控制 1: 反相输出 0: 同相输出	R/W	0
0	POLS10	高压电平转换驱动器下臂输出极性控制 1: 反相输出 0: 同相输出	R/W	0


8.3.7. PME 寄存器

地址：0XFC1

Bit	Name	Description	Attribute	Reset
7	PT1MODE	保护 PWM13 的输出 1: PWM13 输出 1 0: PWM13 输出 0	R/W	0
6	PT0MODE	保护 PWM11 的输出 1: PWM11 输出 1 0: PWM11 输出 0	R/W	0
5	PWM15EN	PWM15 映射的 IO 输出使能 0: 禁止 PC4 输出 1: 使能 PC4 输出	R/W	0
4	PWM14EN	PWM14 映射的 IO 输出使能 0: 禁止 PC2 和 PB2 输出 1: 使能 PC2 和 PB2 输出 注：选择 PB2 或 PC2 见 PXC[6]。	R/W	0
3	PWM13EN	PWM13 映射的 IO 输出使能 0: 禁止 PB3 输出 1: 使能 PB3 输出	R/W	0
2	PWM12EN	PWM12 映射的 IO 输出使能 0: 禁止 PB4 输出 1: 使能 PB4 输出	R/W	0
1	PWM11EN	PWM11 映射的 IO 输出使能 0: 禁止 PB5 输出 1: 使能 PB5 输出	R/W	0
0	PWM10EN	PWM10 映射的 IO 输出使能 0: 禁止 PC5 输出 1: 使能 PC5 输出	R/W	0

8.3.8. PWM 调制

用户可选择由单臂 PWM 信号、互补式 PWM 信号或软件设置来驱动 PWM，通过 PMS 和 PXC 寄存器的相关位控制，如下图所示。



校准框图

PWMO	PWMOB
0	1
1	0

校准电路输出表 1


PMS [1:0]	PWM 调制模式	ATO	AB0
00	互补式控制	PWMO	PWMOB
01	非互补式上臂调制	PWMO	0
10	非互补式下臂调制	0	PWMO
11	由 PXC 寄存器控制上下臂输出	PXC [1]	PXC [0]

校准电路输出表 2


8.3.9. 死区时间

死区时间电路设计的目的是，插入死区时间可确保外部驱动电路晶体管对的上下臂在转态时不会瞬间导通（上下臂 MOS 皆开启）而产生短路电流。为了消除这种危险，设计了一段死区时间，确保输出转态的过程中，两个晶体管处于不会同时导通的状态。死区时间插入使能或除能由 DTC 寄存器的 DTEN 位控制。死区时间要控制在 $0.3\mu\text{s} \sim 5\mu\text{s}$ 左右，可通过 DTCKS1~DTCKS0 位选择死区时钟源，并通过 DTD4~DTD0 位对插入的死区时间进行调整。

下图为死区时间方框图和插入死区时间时序图。需注意的是，若开启死区时间功能，只有在上升沿时插入死区时间，下降沿不变化。



死区时间方框图




死区时间时序图（n=0）

DTEN	GTX0I	GBX0I
1	AT0&DTD	AB0&DTD
0	AT0	AB0

死区时间电路输出表 1

8.3.10. 互补式输出控制防呆电路

此防呆电路设计的目的为，当软件有误写动作发生，或是因外力因素如 ESD 发生时，导致方向控制的寄存器被打乱，造成外部驱动晶体管对上臂与下臂的输出 MOS 皆为开启的状态，此时防呆电路则强迫输出 MOS 皆为关闭，以保护马达。



一级防呆电路

GTX0I	GBX0I	GTX00	GBX00
0	0	PWMH	0
0	1	0	1
1	0	1	0
1	1	PWMH	0


一级防呆电路输出表 1

GTX00	POLS [1]	GT0
0	0	0
0	1	1
1	0	1
1	1	0

一级防呆电路输出表 2

GBX00	POLS [0]	GB0
0	1	1
1	1	0
0	0	0
1	0	1

一级防呆电路输出表 3



二级防呆电路

GT0	GB0	DMISK2	GT00	GB00
0	0	0	PWMH	0
0	1	0	0	1
1	0	0	1	0
1	1	0	PWMH	0

GT0	GB0	DMISK2	GT00	GB00
0	0	1	0	0
0	1	1	0	1
1	0	1	1	0
1	1	1	1	1

二级防呆电路输出表 1

GT00	GB00	HARD_PROTECT	PWM00	PWM01
0	0	0	0	0
0	1	0	0	1
1	0	0	1	0
1	0	0	1	0

PTMOME0	HARD_PROTECT	PWM00	PWM01
0	1	0	0
1	1	0	1

二级防呆电路输出表 2

注：表格中的 0 表示 MOS 关闭，1 表示 MOS 开启。PWMH 为 PMS 寄存器第 6 位。

例子：

```
CCPIE=0;
CCPIF=0;
CCPIP=0;
TMR2IE=0; //中断相关配置

PR2H=0xf;
PR2L=0xff; //周期配置
TMR2H= 0x00;
TMR2L= 0x00; //计数值初始值

CCPR1H=0x8;
CCPR1L=0x00; //占空比配置

PXC=0x40; //上下臂及PWM12IO映射选择
PMS=0x00; //防呆及互补配置
POLS=0x00; //PWM14保护选择及极性选择
PME=0x3f; //PWM映射IO使能及PWM10/12保护选择
CCPCON=0x02;
T2CON=0x04;
```

8.3.11. 增强型六路 PWM

增强型 PWM 模式可在最多六个输出引脚上产生 PWM 信号。可以通过四种 PWM 输出模式做到：

- 单 PWM
- 半桥 PWM
- 全桥 PWM，正向模式
- 全桥 PWM，反向模式


PWM 输出与 I/O 引脚复用，并被指定为 PWM10/11/12/13/14/15 依次复用 PC5、PB5、PB2、PB3、PC2、PC4。PWM 引脚的极性可配置，可通过配置 POLS 寄存器选择极性。每两个 I/O 为一组半桥。全桥为二组半桥。

注意：


- 必须正确配置每个 PWM 输出的 TRIS 寄存器值；
- 清零 CCPCON 寄存器将放弃所有 PWM 输出引脚；
- 当 PWMnOE 不使能时，增强型 PWM 模式所不使用的任何引脚均可用于其他引脚功能。
(n=10/11/12/13/14/15)

8.3.11.1. 单 PWM 模式

在单 PWM 模式下，有一个引脚用作输出。通过配置 PMS 寄存器高压电平转换驱动器的调制模式选择位为：非互补式上臂调制或非互补式上臂调制下臂为单桥模式。



单 PWM 模式输出图



单 PWM 电路

例子

```
CCPIE=0;
CCPIF=0;
CCPIP=0;
TMR2IE=0; //中断相关配置

PR2H=0xf;
PR2L=0xff; //周期配置
TMR2H= 0x00;
TMR2L= 0x00; //计数值初始值


CCPR1H=0x8;
CCPR1L=0x00; //占空比配置

PMS=0x3d; //单桥输出
PXC=0x40; //上下臂及PWM12IO映射选择及单桥输出
POLS=0x00; //PWM14保护选择及极性选择
PME=0x3f; //PWM映射IO使能及PWM10/12保护选择
CCPCON=0x02; //使能PWM模式
T2CON=0x04; //使能 TMR2
```


8.3.11.2. 半桥模式

在半桥模式下，有两个引脚用作输出以驱动负载。PC5 和 PB5 为一组半桥，PB2 和 PB3 为一组半桥，PC2 和 PC4 为一组半桥。PWM 输出信号被输出到 PC5、PB2、PC2 引脚，而互补 PWM 输出信号被输


出到 PB5、PB3、PC4。下图是一组半桥输出图，其它两组半桥同理。半桥模式可以运用为全桥模式。




半桥模式输出图



标准半桥电路图



半桥输出驱动全桥电路（4NMOS）注：PB2和PB3,PC2和PC4同图上一样



半桥输出驱动全桥电路（2PMOS+2NMOS）注：PB2 和 PB3,PC2 和 PC4 同图上一样

标准半桥例子

```
CCPIE=0;
CCPIF=0;
CCPIP=0;
TMR2IE=0; //中断相关配置

PR2H=0xf;
PR2L=0xff; //周期配置
TMR2H= 0x00;
TMR2L= 0x00; //计数值初始值

CCPR1H=0x8;
CCPR1L=0x00; //占空比配置


PMS=0x00; //互补输出
PXC=0x40; //上下臂及PWM12IO映射选择
POLS=0x00; //PWM14保护选择及极性选择
PME=0x3f; //PWM映射IO使能及PWM10/12保护选择
CCPCON=0x02; //使能PWM模式
T2CON=0x04; //使能 TMR2
```

8.3.11.3. 全桥模式


在全桥模式下，所有四个引脚用作输出。这里以第一组半桥 PC5 和 PB5，第二组半桥 PB2 和 PB3 为例。三组半桥可以自由两两组合为全桥。

全桥应用示例 a 所示为一个全桥应用示例，使用 4 个 NMOS。

全桥应用示例 b 另外的一个全桥应用，使用 2 个 PMOS 和 2 个 NMOS。




全桥应用示例 a



全桥应用示例 b

使用 4 个 NMOS 时，在全桥正向模式下，PC5 引脚驱动为有效状态，PB3 引脚为调制输出，而 PB5 和 PB2 则被驱动为无效状态，如全桥 PWM 输出示例 a 所示。需要配置 PMS 寄存器第二组半桥为非互补式下臂调制，第一组半桥为 PXC 控制，并且在 PXC 寄存器第一组桥为上臂导通，下臂关闭。



全桥 PWM 输出示例 a

全桥 PWM 正向输出例子：


```
CCPIE=0;
CCPIF=0;
CCPIP=0;
TMR2IE=1; //中断相关配置

PR2H=0xf;
PR2L=0xff; //周期配置
TMR2H= 0x00;
TMR2L= 0x00; //计数值初始值

CCPR1H=0x8;
CCPR1L=0x00; //占空比配置
PMS =0x0b; //第一组PWMPXC控制输出，第二组PWM非互补式下臂调制
PXC=0x02; //第一组PWM上臂导通下臂关闭及PWM12IO映射选择
POL=0x00; //PWM14保护选择及极性选择
PME=0x3f; //PWM映射IO使能及PWM10/12保护选择
CCPCON=0x02; //使能PWM模式
T2CON=0x04; //使能 TMR2
```

使用 4 个 NMOS 时，在全桥反向模式下，PB2 驱动为有效状态，PB5 引脚为调制输出，而 PC5 和 PB3 则

被驱动为无效状态，如全桥 PWM 输出示例 b 所示。需要配置在 PMS 寄存器配置第一组桥为非互补式下臂调制，第二组桥为 PXC 控制，并且 PXC 寄存器第二组桥为上臂导通，下臂关闭。



全桥 PWM 输出示例 b

全桥 PWM 输出示例 b 例子：


```
CCPIE=0;
CCPIF=0;
CCPIP=0;
TMR2IE=0; //中断相关配置

PR2H=0xf;
PR2L=0xff; //周期配置
TMR2H= 0x00;
TMR2L= 0x00; //计数值初始值

CCPR1H=0x8;
CCPR1L=0x00; //占空比配置

PMS=0x0e; //第一组非互补式下臂调制，第二组PWMPXC控制输出
PXC=0x08; //第二组PWM上臂导通下臂关闭及PWM12IO映射选择
POLS=0x00; //PWM14保护选择及极性选择
PME=0x3f; //PWM映射IO使能及PWM10/12保护选择
CCPCON=0x02; //使能PWM模式
T2CON=0x04; //使能 TMR2
```

全桥 PWM 输出示例 c 是使用 2 个 PMOS 和 2 个 NMOS 的 PWM 输出波形。PMS 寄存器中两组桥均配置为互补式控制。



全桥 PWM 输出示例 c

全桥 PWM 输出示例 c 例子：


```
CCPIE=0;
CCPIF=0;
CCPIP=0;
TMR2IE=0; //中断相关配置

PR2H=0xf;
PR2L=0xff; //周期配置
TMR2H= 0x00;
TMR2L= 0x00; //计数值初始值

CCPR1H=0x8;
CCPR1L=0x00; //占空比配置

PMS=0x00; //互补式输出
PXC=0x00; // PWM12IO映射选择
POLS=0x00; //PWM14保护选择及极性选择
PME=0x3f; //PWM映射IO使能及PWM10/12保护选择
CCPCON=0x02; //使能PWM模式
T2CON=0x04; //使能 TMR2
```

8.3.11.4. 3 组 PWM 输出



3 组 PWM 输出

如上图所示，PC5 和 PB5 是第一组半桥 PWM 输出，PB2 和 PB3、PC2 和 PC4 分别为第二组和第三组，他们的波形和第一组是一样的。

例子同全桥 PWM 输出示例 c 例子

9 通用同步/异步收发器（USART）

通用同步/异步收发器（Universa Synchronous Asynchronous Receiver Transmitter, USART）模块是两个串行 I/O 模块之一。（通常，USART 也被称为串行通信接口或 SCI）。USART 支持全双工异步通信。

IO 状态

工作模式	异步模式		同步模式		BCLK(外部时钟) PA5
	UART_MUX=1	UART_MUX=0	UART_MUX=1	UART_MUX=0	
IO 功能	RX/TX	RX/TX	DT/CK	DT/CK	DUAL(单线半双工)
映射 IO	PB1/PB0	PA0/PA1	PB1/PB0	PA0/PA1	PA1/PB0

TXSTA

地址：0XF4E

Bit	Name	Description	Attribute	Reset
7	CSRC	时钟源选择位 异步模式：忽略。 同步模式： 1：主机模式（时钟来自内部 BRG） 0：从机模式	R/W	0
6	TX9	9 位发送使能位 1：选择 9 位发送 0：选择 8 位发送	R/W	0
5	TXEN	发送使能位 1：使能发送 0：禁止发送	R/W	0
4	SYNC	USART 模式选择位 1：同步模式 0：异步模式	R/W	0
3	TXPARIT	使能硬件自动奇偶校验 1：自动填充发送第 9 位校验位 0：校验位由 TXD9 填充	R/W	0
2	BRGH	高波特率选择位 异步模式： 1：高速 0：低速 同步模式： 在此模式下未使用。	R/W	0
1	TRMT	发送移位寄存器状态位 1：TSR 空	R/W	1

		0: TSR 满		
0	TX9D	发送数据的第 9 位 该位可以是地址/数据位或奇偶校验位。	R/W	0

RCSTA

地址: 0XF4D

Bit	Name	Description	Attribute	Reset
7	SPEN	串口使能位 1: 使能串口 (将 RX/DT 和 TX/CK 引脚配置为串口引脚) 0: 禁止串口 (保持在复位状态)	R/W	0
6	RX9	9 位接收使能位 1: 选择 9 位接收 0: 选择 8 位接收	R/W	0
5	SREN	单字节接收使能位 异步模式: 忽略。 同步主机模式: 1: 使能单字节接收 0: 禁止单字节接收 此位在接收完成后清零。 同步从机模式: 忽略。	R/W	0
4	CREN	连续接收使能位 1: 使能接收器 0: 禁止接收器	R/W	0
3	BRGM	与 BRGH 组成 UART 时钟选择位	R/W	0
2	FERR	帧错误位 1: 帧错误 (可以通过读 RCREG 寄存器刷新并接收下一个有效字节) 0: 无帧错误	R/W	0
1	OERR	溢出错误位 1: 溢出错误 (可以通过清零 CREN 位清除) 0: 无溢出错误	R/W	0
0	RX9D	接收数据的第 9 位 该位可以是地址/数据位或奇偶校验位, 必须由用	R/W	0

		户固件计算得到		
--	--	---------	--	--

UARTCON

地址：0XF4C

Bit	Name	Description	Attribute	Reset
7	INVMODE	数据电平反向接受发送使能位 异步： 1：使能 0：禁止 同步： 忽略	R/W	0
6	PARITY	接收奇偶校验位 1：表示有奇数个 1（奇校验） 0：表示有偶数个 1（偶校验）	R/W	0
5	ODD_EVEN	设定发送、接收奇偶校验位功能 1：奇校验 0：偶校验	R/W	0
4	BCLK	波特率发生器时钟源选择位 1：外部时钟（PA5） 0：内部系统时钟	R/W	0
3	HALF_DUPLEX	单线半双工使能位 1：使能 0：禁止	R/W	0
2	DLSB	数据位高低位选择位 1：高位在前（MSB） 0：低位在前（LSB）	R/W	0
1:0	STOP_BIT [1:0]	停止位数设置位 00：1 位停止位 01：2 位停止位 10：3 位停止位	R/W	00

9.1 波特率发生器

BRG 是一个 8 位的发生器，受 BRGH(TXSTA<2>)位控制。波特率计算公式如下：

BCLK	BRGM	BRGH	波特率公式
0	1	0	$FOSC/[4*(SPBRG)]$
0	1	1	$FOSC/[2*(SPBRG)]$
0	0	0	$FOSC/[64*(SPBRG)]$
0	0	1	$FOSC/[16*(SPBRG)]$

BCLK	BRGM	BRGH	波特率公式
1	1	0	$BCLK/[4*(SPBRG)]$
1	1	1	$BCLK/[2*(SPBRG)]$
1	0	0	$BCLK/[64*(SPBRG)]$
1	0	1	$BCLK/[16*(SPBRG)]$

针对工作在异步模式下，工作频率 F_{OSC} 为 16MHz，采用 8 位 BRG，目标波特率为 9600bps 的器件：

目标波特率 = $F_{OSC}/(64*[SPBRG])$

求解 SPBRG：

$$X = ((F_{OSC}/\text{目标波特率})/64)$$

$$= ((16000000)/9600/64)$$

$$=[26.042]=26$$

计算得到的波特率= $16000000/(64 \times 26)$

$$= 9615$$

误差 = (波特率计算结果-目标波特率)/目标波特率

$$= (9615-9600)/9600=0.16\% \text{ 误差}$$

针对工作在同步模式下，工作频率为 BCLK，波特率计算与异步模式相同。

9.2 异步发送器

发送器的核心是发送（串行）移位寄存器（Transmit Shift Register，TSR）。移位寄存器从读/写发送缓冲寄存器 TXREG 中获取数据。TXREG 寄存器中的数据由软件装入。直到前一次装入的停止位已被发送，才会向 TSR 寄存器装入新数据。一旦停止位发送完毕，TXREG 寄存器中的新数据（如果有的话）就会被装入 TSR。

一旦 TXREG 寄存器向 TSR 寄存器传输了数据（在 1 个 T_{CY} 内发生），TXREG 寄存器就为空，同时标志位 TXIF（PIR1<5>）置 1。可以通过将中断使能位 TXIE（PIE1<5>）置 1 或清零来使能/禁止该中断。不管 TXIE 的状态如何，只要中断发生，TXIF 就会置 1 并且不能用软件清零。TXIF 不会在 TXREG 装入新数据时立即被清零，而是在装入指令后的第二个指令周期复位。因此在 TXREG 装入新数据后立即查询 TXIF，会返回无效结果。标志位 TXIF 指示的是 TXREG 寄存器的状态，而另一个位 TRMT（TXSTA<1>）则指示 TSR 寄存器的状态。TRMT 是只读位，它在 TSR 寄存器为空时被置 1。TRMT 位与任何中断均无关联，因此要确定 TSR 寄存器是否为空，用户只能对此位进行轮询。

设置异步发送的操作步骤如下：

- 初始化 SPBRG，设置合适的波特率。按需要将 BRGH 位置 1 或清零，以获得目标波特率。
- 如果需要中断，将使能位 TXIE 置位。
- 若需要发送 9 位数据，将发送位 TX9 置 1。发送的第 9 位可以是地址位也可以是数据位。




-

The diagram illustrates the timing relationship between several signals during a TXREG write operation. The signals shown are:

- 写入TXREG (Write to TXREG):** A single pulse labeled "字1" (Word 1).
- BRG输出 (移位时钟) (BRG Output (Shift Clock)):** A periodic square wave.
- TX (引脚) (TX Pin):** Shows the serial transmission of "字1". It starts with a "起始位" (Start Bit), followed by bits "bit 0", "bit 1", ..., "bit 7/8", and ends with a "停止位" (Stop Bit). A dashed line indicates the duration of "字1".
- TXIF位 (发送缓冲寄存器空标志) (TXIF Bit (Transmit Buffer Register Empty Flag)):** A pulse that occurs after the start of the TX pin transmission. The time interval between the start of TX and the rising edge of TXIF is marked as "1个 T_{CY} ".
- TRMT位 (发送移位寄存器空标志) (TRMT Bit (Transmit Shift Register Empty Flag)):** A pulse that occurs after the TX pin transmission has completed.

第 99 页 共 162 页




9.3 异步接收


如 UART 接收原理图所示，在 RX 引脚上接收数据，并驱动数据恢复电路。数据恢复电路实际上是一个以 16 倍波特率为工作频率的高速移位器，而主接收串行移位器的工作频率等于比特率或 FOSC。此模式通常用于 RS-232 系统。

设置异步接收的操作步骤如下：

- 初始化 SPBRG，设置合适的波特率。按需要将 BRGH 位置 1 或清零，以获得目标波特率。
- 如果需要中断，将使能位 RCIE 置位。
- 若需要发送 9 位数据，将发送位 RX9 置 1。
- 通过将 CREN 位置 1，使能接收。
- 当接收完成时标志位 RCIF 将被置 1，此时如果使能位 RCIE 已值 1，还将产生一个中断。
- 读 RSTA 寄存器以获取第 9 位数据（如果已使能），并判断是否在接收过程中是否发生了错误。
- 通过读 RCREG 寄存器来读取接收到的 8 位数据。
- 如果发生错误，通过将使能位 CREN 清零来清除错误。
- 若想使用中断，请将 PIE0 寄存器中的 GIEH (INTCON<7>) 或 GIEL (INTCON<6>) 置 1。



UART 接收原理图



异步接收时序

9.4 同步模式

将CSRC 位（TXSTA<7>）置1 可以进入同步主机模式。在此模式中，数据以半双工方式（即发送和接收不同时进行）发送。发送数据时，禁止接收，反之亦然。将SYNC 位（TXSTA<4>）置1 可进入同步模式。此外，应将使能位SPEN（RCSTA<7>）置1，分别把TX和RX 引脚配置为CK（时钟）和DT（数据）线。主机模式意味着处理器在CK 时钟线上发送主机时钟信号。

9.4.1. 同步主机发送


发送器的核心是发送（串行）移位寄存器（TSR）。移位寄存器从读/写发送缓冲寄存器TXREG中获取数据，而TXREG寄存器中的数据由软件装入。在前一次装入数据的最后一位发送完成后，才会向TSR 寄存器装入新数据。一旦最后一位发送完成，就会将TXREG 寄存器中的新数据（如果有的话）装入TSR。

一旦TXREG 寄存器向TSR 寄存器传输了数据（在1个TCY 内发生），TXREG 寄存器就为空，同时标志位TXIF（PIR1<5>）被置1。可以通过将中断使能位TXIE（PIE1<5>）置1 或清零来使能/ 禁止该中断。

TXIF 的设置与使能位TXIE 的状态无关，且不能用软件清零。只有在新数据写入TXREG 寄存器时，TXIF 才会复位。TXIF 表示的是TXREG 寄存器的状态，而另一个标志位TRMT (TXSTA<1>)则表示TSR 寄存器的状态。TRMT是只读位，它在TSR 寄存器为空时被置1。TRMT 位与任何中断均无关联，因此要判断TSR 寄存器是否为空，用户只能对此位进行轮询。TSR 寄存器并未映射到数据存储器中，因此用户不能直接访问它。


设置同步主机发送操作的步骤如下：

- 初始化SPBRG 寄存器，设置合适的波特率。
- 通过将SYNC、SPEN 和CSRC 位置1，使能同步主机串口。
- 若需要中断，将中断使能位TXIE 置1。
- 若需要发送9 位数据，将TX9 位置1。
- 将TXEN 位置1，使能发送。
- 如果选择发送9位数据，将第9位数据装入TX9D位。
- 将数据装入TXREG 寄存器，启动发送。
- 若想使用中断，请确保将 PIE0 寄存器中的 GIEH (INTCON<7>) 或 GIEL (INTCON<6>) 置 1。



注：同步主控模式，SPBRG=0，连续发送两个8位字节

同步发送时序




同步发送时序（有TXEN位控制）

9.4.2. 同步主机接收

一旦选择了同步模式，只要将单字节接收使能位SREN（RCSTA<5>）或连续接收使能位CREN（RCSTA<4>）置1，即可使能接收。在时钟的下降沿采样RX引脚上的数据。如果将使能位SREN 置1，则只接收单个字。如果将使能位CREN 置1，则会连续接收数据，直到将CREN 位清零。如果两个位均被置1，则CREN 具有优先权。

设置同步主机接收操作的步骤如下：

- 初始化SPBRG 寄存器，设置合适的波特率。
- 通过将SYNC、SPEN 和CSRC 位置1，使能同步主机串口。
- 确保将CREN 和SREN 位清零。
- 若需要中断，将中断使能位RCIE 置1。
- 若需要接收9 位数据，将RX9 位置1。
- 若需要单字节接收，将SREN 位置1；若需要连续接收，将CREN 位置1。
- 当接收完成时中断标志位RCIF 将置1，此时如果中断使能位RCIE 已置1，还将产生一个中断。
- 读RCSTA 寄存器获取第9 位数据（如果已使能），并判断在接收过程中是否发生了错误。
- 通过读RCREG寄存器来读取接收到的8位数据。
- 如果发生错误，将CREN 位清零以清除错误。
- 若想使用中断，请确保将 PIE0 寄存器中的 GIEH（INTCON<7>）或 GIEL（INTCON<6>）置 1。



主机模式同步接收的时序（由SREN位控制）

9.5 同步从机模式

将CSRC（TXSTA<7>）位清零可进入同步从机模式。此模式与同步主机模式的区别在于移位时钟由CK 引脚上的外部时钟提供（主机模式中由内部时钟提供）。这使得器件能在任何低功耗模式下发送或接收数据。

9.5.1. 同步从机发送

除了休眠模式以外，同步主机、从机模式的工作方式是完全相同的。如果向TXREG 写入两个字，然后执行SLEEP 指令，则将发生以下事件：

1. 第一个字立即传送到TSR 寄存器进行发送。
2. 第二个字仍保留在TXREG 寄存器中。
3. 不会将标志位TXIF 置1。
4. 当第一个字移出TSR 后，TXREG 寄存器将把第二个字送入TSR，同时将标志位TXIF 置1。
5. 如果中断使能位TXIE 已置1，中断将把器件从休眠状态唤醒。如果使能了全局中断，程序则会跳转到中断向量处执行。

设置同步从机发送操作的步骤如下：

1. 通过将SYNC 和SPEN 位置1 并将CSRC 位清零使能同步从机串口。
2. 将CREN 和SREN 位清零。
3. 若需要中断，将中断使能位TXIE 置1。
4. 若需要发送9 位数据，将TX9 位置1。
5. 将使能位TXEN 置1 使能发送。
6. 如果选择发送9位数据，将第9位数据装入TX9D位。
7. 将数据装入TXREG 寄存器，启动发送。
8. 若想使用中断，请确保将 PIE0 寄存器中的 GIEH (INTCON<7>) 或 GIEL (INTCON<6>) 置 1。

9.5.2. 同步从机接收

除了休眠模式、空闲模式以及在从机模式下忽略SREN位以外，同步主机和同步从机模式的工作方式完全相同。如果在进入休眠或空闲模式前将CREN 位置1，使能接收，那么在该低功耗模式下可以接收到一个数据字。接收到该字后，RSR 寄存器将把数据传输到RCREG寄存器，如果中断使能位RCIE 已置1，产生的中断将把器件从低功耗模式唤醒。如果使能了全局中断，程序则会跳转到中断向量处执行。

设置同步从机接收操作的步骤如下：

1. 通过将SYNC 和SPEN 位置1 并将CSRC 位清零使能同步从机串口。
2. 若需要中断，将中断使能位RCIE 置1。
3. 若需要接收9 位数据，将RX9 位置1。
4. 将使能位CREN 置1，使能接收。
5. 当接收完成时，RCIF 位将被置1。如果使能位RCIE 已置1，还将产生一个中断。
6. 读RCSTA 寄存器获取第9 位数据（如果已使能），并判断在接收过程中是否发生了错误。
7. 通过读RCREG寄存器来读取接收到的8位数据。
8. 如果发生错误，将CREN 位清零以清除错误。
9. 若想使用中断，请确保将 PIE0 寄存器中的 GIEH (INTCON<7>) 或 GIEL (INTCON<6>) 置 1。


10 I2C 控制器

注:

- 1、使用 I2C 时，请将 CURA 寄存器使能
- 2、需要配置 PA2 和 PA3 为开漏模式

I2C 模块仅支持从机模式，有两个引脚用于数据传输：

- 串行时钟（SCL）-- PA3
- 串行数据（SDA）-- PA2



I2C 模式框图

I2CCON0、I2CCON1 和 I2CSTAT 是 I2C 模式的控制寄存器和状态寄存器。I2CCON0 和 I2CCON1 寄存器是可读写的。I2CSTAT 的低六位是只读的，而高两位是可读写的。

SSPSR 是用来将数据移入或移出的移位寄存器。SSPRC 是接收缓冲寄存器，用于数据字节的读出，I2CTX 是发送缓冲寄存器，用于数据字节的写入。在 I2C 从机模式下配置 SSP 时，SSPADD 寄存器将保存器件的地址。SSPADD 寄存器将保存从器件的地址。在主机模式下配置 I2C 时，I2CADD 的低 7 位保存波特率发生器的重载值。

接收数据时，SSPSR 和 I2CRC、SSPTX 共同构成一个双重缓冲接收器。当 SSPSR 接收到一个完整的字节后，该字节被送入 SSPRC 寄存器，同时将中断标志位 I2C_RCIF 置 1；同时如果 SSPTX 有数据，则可以立即进入发送数据模式，同时将中断标志位 I2C_TXIF 置 1。在发送过程中，SSPTX 与 SSPSR 构成双重缓冲发送。

10.1 I²C 相关寄存器：

10.1.1. I2CACKDLY（I2C 的延时控制寄存器）

地址：0XF4B

Bit	Name	Description	Attribute	Reset
7	ACKDLYON	1: 允许使能, SCL 输出 0 0: 禁止使能, 软件将 ACKDLY 清零	R/W	0
6:0	ACKDLY [6:0]	I2CACK 延时时间 $T_{ACKDLY}=ACKDLY * 8 / F_{osc}$	R/W	0

10.1.2. I2CTX（I2C 的发送寄存器）

地址：0XF4A

Bit	Name	Description	Attribute	Reset
7:0	I2CTX [7:0]	与 SSPSR 构成双发送 buffer	R/W	0

10.1.3. I2CRC（I2C 的接收寄存器）

地址：0XF49

Bit	Name	Description	Attribute	Reset
7:0	I2CRC [7:0]	与 SSPSR 构成双接收 buffer	R	0

10.1.4. I2CADD0（I2C 的地址寄存器）

地址：0XF48

Bit	Name	Description	Attribute	Reset
7	ADDOEN	I2C 器件地址 0 的使能 1: 允许使能 0: 禁止使能	R/W	0
6:0	I2CADD0 [6:0]	I2C 的器件地址 0	R/W	0

10.1.5. I2CADD1（I2C 的地址寄存器）

地址：0XF47

Bit	Name	Description	Attribute	Reset
7	ADD1EN	I2C 器件地址 1 的使能 1: 允许使能 0: 禁止使能	R/W	0
6:0	I2CADD1 [6:0]	I2C 的器件地址 1	R/W	0

10.1.6. I2CMASK（I2C 的寄存控制器）

地址：0XF46

Bit	Name	Description	Attribute	Reset
7:0	I2CMASK [7:0]	<p>I2CADDRMASK[7]是 I2C 地址掩码的使能</p> <p>1: I2C 的 7 位器件地址位与 I2CADDRMASK[6:0]进行比对</p> <p>0: I2C 的 7 位器件地址位与 I2CADDRMASK[6:0]不进行比对</p> <p>在从机模式下:</p> <p>I2C 的 7 位器件地址位与 I2CADDRMASK[6:0]进行匹配</p>	R/W	0

10.1.7. I2CSTAT（I2C 的控制寄存器）

地址：0XF45

Bit	Name	Description	Attribute	Reset
7:6	SMP [1:0]	<p>变化率控制位</p> <p>在主机或从机模式下:</p> <p>11: 标准速度模式下禁止变化率控制（100kHz 和 1MHz）</p> <p>00: 高速模式下使能变化率控制（400kHz）</p>	R/W	0
5	D/A	<p>数据/地址标志位</p> <p>1: 表示上一个接收或发送的字节是数据</p> <p>0: 表示上一个接收或发送的字节是地址</p>	R	0
4	P	<p>停止位</p> <p>1: 表示上一次检测到停止位</p> <p>0: 表示上一次未检测到停止位</p> <p>注: 当复位或 SSPEN 被清零时, 该位被清零。</p>	R	0
3	S	<p>启动位</p> <p>1: 表示上一次检测到启动位</p> <p>0: 表示上一次未检测到启动位</p>	R	0
2	R/W	<p>读/写信息位（仅用于 I²C 模式）</p> <p>1: 读 0: 写</p> <p>注: 该位用来保存在最近一次地址匹配后的 R/W 位信息。该位仅在从地址匹配开始到下一个启动位、停止位或非 ACK 位之间有效。</p>	R	0
1	BPRX	<p>接收缓冲器满状态位</p> <p>1: SSPSR 已满（不包括 ACK 位和停止位）</p> <p>0: SSPSR 为空（不包括 ACK 位和停止位）</p>	R	0
0	BPTX	<p>发送缓冲器满状态位</p> <p>1: SSPBUF 已满</p> <p>0: SSPBUF 为空</p>	R	0

10.1.8. I2CCON0 (I2C 的控制寄存器)

地址: 0XF44

Bit	Name	Description	Attribute	Reset
7	WCOL	写冲突检测位 1: 正在发送前一个字时, 又有数据写入 I2CTX 寄存器 (必须用软件清零) 0: 未发生冲突 在接收模式 (主机或从机模式) 下: 在此忽略。	R/W	0
6	I2COV	接收溢出指示位 在接收模式下: 1: I2CRC 寄存器仍在保存前一个字节时, 又接收到一个新的字节 (必须用软件清零) 0: 无溢出 在发送模式下: 此位被忽略。	R/W	0
5	I2CEN	同步串口使能位 1: 使能串口并将 SDA 和 SCL 引脚配置为串口引脚 0: 禁止串口并将上述引脚配置为 I/O 端口引脚 注: 当使能该位时, 必须将 SDA 和 SCL 引脚正确地配置为输入引脚或输出引脚	R/W	0
4	I2CSTEN	发送时是否要发 START 信号 1: 不发 START 信号, 发送与接收的地址也可以匹配 0: 必须发 START 信号, 发送与接收的地址才可以匹配	R/W	0
3:0	Reserved			

10.1.9. I2CCON1 (I2C 的控制寄存器)

地址: 0XF43

Bit	Name	Description	Attribute	Reset
7	GCEN	广播呼叫使能位 (仅用于从机模式) 1: 当 SSPSR 接收到广播呼叫地址 (0000h) 时允许中断 0: 禁止广播呼叫地址	R/W	0
6	ACKSTAT	从器件发送状态时, 接收到的主机的应答状态位 1: 收到来自主器件的 NACK 应答 0: 收到来自主器件的 ACK 应答	R/W	0
5	ACKGET	从器件发送状态时, 表示接收到的主机的应答状态位; ACKSTAT 表示接收的具体应答 1: 未收到来自主器件的应答, 需要软件清 0	R/W	0

		0: 收到来自主器件的应答		
4	ACKEN	从器件接收状态时，返回主机应答状态位 1: 表示下一个 I2CRX 接收后，从器件发送应答位 NACK 0: 表示下一个 I2CRX 接收后，从器件发送应答 ACK	R/W	0
3:0	Reserved		R/W	0

注：对于 ACKEN、RCEN、PEN、RSEN 和 SEN 位来说，如果 I²C 模块不处于空闲模式，这些位不能被置 1（或支持后台操作），并且不能对 SSPBUF 进行写操作（或者禁止写 SSPBUF）。

10.1.10. I2CIE 寄存器

地址：0XF42

Bit	Name	Description	Attribute	Reset
7:5	Reserved			
4	I2C_FLOATIE	I2C 总线低时间超过 25ms，则产生中断 1: 允许使能中断 0: 禁止使能中断	R/W	0
3	I2C_STOPIE	I2C STOP 信号产生中断 1: 允许使能中断 0: 禁止使能中断	R/W	0
2	I2C_STARTIE	I2C START 信号产生中断 1: 允许使能中断 0: 禁止使能中断	R/W	0
1	I2C_TXIE	I2C 当 I2CTX 寄存器写入到 SSPSR 时，产生发送中断 1: 允许使能中断 0: 禁止使能中断	R/W	0
0	I2C_RCIE	I2C 当 SSPSR 写入 I2CRC 寄存器时，产生接收中断 1: 允许使能中断 0: 禁止使能中断	R/W	0

10.1.11. I2CIF 寄存器

地址：0XF41

Bit	Name	Description	Attribute	Reset
7:5	Reserved			
4	I2C_FLOATIF	I2C 总线浮空标志 1: 产生中断，软件清 0 0: 没有中断	R/W	0
3	I2C_STOPIF	I2C STOP 中断标志 1: 产生中断，软件清 0 0: 没有中断	R/W	0

2	I2C_STARTIF	I2C START 中断标志 1: 产生中断, 软件清 0 0: 没有中断	R/W	0
1	I2C_TXIF	I2C 当 I2CTX 发送中断标志 1: 中断, 写 I2CTX 数据, 自动清 0 0: 没有中断	R/W	0
0	I2C_RCIF	I2C 接收中断标志 1: 中断, 读取 I2CRC 寄存器, 自动清 0 0: 没有中断	R/W	0

注：总线浮空中断产生时间为 32ms。

总线浮空由内部 FLOAT 检测机制上电计数至 3FFH 后若总线仍拉低则再等待 FLOAT 检测机制计数至 7FFH 后产生总线浮空中断 I2C_FLOATIF，在此期间若总线随时被拉高，则 FLOAT 检测机制重新启动。FLOAT 检测机制的时钟来源为 OSC32K。

10.1.12. I2CIP 寄存器

地址：0XF40

Bit	Name	Description	Attribute	Reset
7:5	Reserved			
4	I2C_FLOATIP	I2C 总线浮空中断优先级 1: 高优先级 0: 低优先级	R/W	0
3	I2C_STOPIP	I2C STOP 中断优先级 1: 高优先级 0: 低优先级	R/W	0
2	I2C_STARTIP	I2C START 中断优先级 1: 高优先级 0: 低优先级	R/W	0
1	I2C_TXIP	I2C 当 I2CTX 发送中断优先级 1: 高优先级 0: 低优先级	R/W	0
0	I2C_RCIP	I2C 接收中断优先级 1: 高优先级 0: 低优先级	R/W	0

10.2 从机模式

在从机模式下，一旦使能了 I2C 从机模块，它就会等待启动条件出现。启动条件出现后，就会向 SSPSR 寄存器移入 8 位数据。在时钟信号（SCL）的上升沿采样所有的输入位。在第 8 个时钟（SCL）脉冲的下


降沿，寄存器 SSPSR<7:1>的值会和 I2CADD0 地址寄存器的值进行比较。如果地址匹配，并且 RCBF 位和 I2COV 位都被清零，会发生下列事件：

- 1) SSPSR 寄存器的值被载入 I2CRC 寄存器。
- 2) 缓冲器满标志位 RCBF 置 1。
- 3) 产生 ACK 脉冲。
- 4) 在第 9 个 SCL 脉冲下降沿，I2C_RCIF 被置 1（如果允许中断，则产生中断）。
- 5) 当地址字节的 R/W 位为 0 且地址匹配时，I2CSTAT 寄存器的 R/W 位清零。接收的地址被装入 I2CRC 寄存器，且 SDA 信号保持低电平（ACK）。


当接收的地址字节的 R/W 位为 1 且地址匹配时，I2CSTAT 寄存器的 R/W 位置 1。接收到的地址被装入 I2CRC 寄存器。ACK 脉冲在第 9 位上发送。从器件可以采用 I2CTX 提前准备好发送数据，并进行发送（可以在 I2C 配置时，写入一个 I2CTX 寄存器），当发送时被装入了 SSPSR 寄存器。8 个数据位在 SCL 时钟输入的下降沿被移出。

来自主接收器的 ACK 脉冲将在第 9 个 SCL 输入脉冲的上升沿被锁存。如果 SDA 数据信号线为高电平（无 ACK），那么表示数据传输已完成。在这种情况下，如果从器件锁存了 ACK，将复位从机逻辑（复位 I2CSTAT 寄存器），同时从器件监视下一个启动位的出现。如果 SDA 线为低电平（ACK），则必须将下一个要发送的数据装入 I2CTX 寄存器。

每个发送数据都会产生一个 I2C_TXIF 中断，并且。I2C_TXIF 位必须用软件清零，I2CSTAT 寄存器用于确定字节的状态。I2C_TXIF 位在第 8 个时钟脉冲的下降沿被置 1。



I2C 从机模式的发送时序 (1) (SEN=0)



I2C 从机模式的接收时序

支持广播呼叫地址


在 I²C 总线的寻址过程中，通常由启动条件后的第一个字节决定主器件将寻址哪个从器件。但广播呼叫地址例外，它能寻址所有器件。当使用这个地址时，理论上所有的器件都应该发送一个应答信号来响应。同时支持两个地址选择，并支持 MASK 屏蔽选择。

广播呼叫地址是由 I²C 协议为特定目的保留的 8 个地址之一。它由全 0 组成，且 R/W=0。

当使能广播呼叫使能位 (GCEN) (I2CCON1<7>置 1) 时，即可识别广播呼叫地址。检测到启动位后，8 位数据会被移入 I2C_{CRC}，同时将该地址与 I2C_ADDR0 进行比较。它还会与广播呼叫地址进行比较并用硬件设定。

如果与广播呼叫地址匹配，I2CTX 的值将被传输到 SSPBUF，BF 标志位(第 8 位)置 1，并且在第 8 位 (ACK 位) 的下降沿 I2C_TXIF 中断标志位置 1。

当响应中断时，可以通过读取 I2C_{CRC} 的内容来检查中断源。该值可以用于判断是特定器件的地址还是一个广播呼叫地址。



从机模式广播呼叫地址时序

11 中断

系统具备以下中断源:

- INT 管脚的外部中断
- TMR0 溢出中断
- TMR1 溢出中断
- TMR2 溢出中断
- TMR3 溢出中断
- PORTA 、PORTB、PORTC 输入改变中断
- CCP 中断
- OP 中断
- ADC 中断
- UART 中断
- CMP 中断
- LVD 中断

中断允许高优先级总控位 GIEH (INTCON<7>) 和中断允许低优先级总控位 GIEL (INTCON<6>), 能使所有高低优先级的中断被开放 (GIEH=1 或 GIEL=1) 或屏蔽所有中断(GIEH=0 或 GIEL=0), 中断能否启用取决于 IPR 寄存器与 PIE 寄存器, 同时保证 GIEH=1 或者 GIEL=1。

中断发生时 GIEH(GIEL) 位 (在中断发生前 GIEH(GIEL) 位和该中断相关的中断屏蔽位置 1) 被硬件清零从而禁止进一步中断 (区分中断优先级别), 中断标志位在中断允许总控位 GIEH(GIEL)重新置 1 的时候需要被软件清零以防止重复中断。一个中断标志位 (PBIF 除外的) 会被它的中断事件置 1, 而不管与它相关的中断屏蔽位是否启用。通过 IPR, PIR 和 PIE 的对应位来判断中断优先级, 是否发生中断以及中断类型。

11.1 外部中断

外部中断 INT0 管脚上升沿还是下降沿触发由 INT0EDG 位 (T1CON1 寄存器)决定, 当一个有效的跳变发生时标志位 INT0IF 置 1, 如 INT0IE 位清零, 该中断被屏蔽。

在睡眠之前 INT0IE 位已被置 1, INT0 管脚可以作为系统睡眠唤醒条件。在睡眠之前 GIEH(GIEL) 位被置 1, CPU 唤醒以后会执行中断服务程序, 否则会运行睡眠以后的下一条指令。

外部中断 INT1 管脚上升沿还是下降沿触发由 INT1EDG 位 (T1CON1 寄存器)决定, 当一个有效的跳变发生时标志位 INT1IF 置 1, 如 INT1IE 位清零, 该中断被屏蔽。

在睡眠之前 INT1IE 位已被置 1, INT1 管脚可以作为系统睡眠唤醒条件。在睡眠之前 GIEH(GIEL) 位被置 1, CPU 唤醒以后会执行中断服务程序, 否则会运行睡眠以后的下一条指令。

外部中断 INT2 管脚上升沿还是下降沿触发由 INT2EDG 位 (T1CON1 寄存器)决定, 当一个有效的跳

变发生时标志位 INT2IF 置 1，如 INT2IE 位清零，该中断被屏蔽。

在睡眠之前 INT2IE 位已被置 1，INT2 管脚可以作为系统睡眠唤醒条件。在睡眠之前 GIEH(GIREL) 位被置 1，CPU 唤醒以后会执行中断服务程序，否则会运行睡眠以后的下一条指令。

11.2 Timer0 中断

TMR0 发生溢出 TMR0=PR0 时 T0IF 标志位置 1，T0IE 位清零，该中断被屏蔽。

11.3 Timer1 中断

当 TMR1ON=1 时，TIMER1 定时器开始从 TMR1H[15:8]与 TMR1L[7:0]组成的 16 位预设值开始计数，在计数的过程中计数值到 0xFFFF 变为 0x0000 时，T1IF 标志位置 1，T1IE 位清零，该中断被屏蔽。

11.4 Timer2 中断

当 TMR2ON=1 时，TIMER2 定时器开始从零计数，在计数的过程中 PR2H[3:0]和 PR2L[7:0]组成的 12 位数值与[TIMER2H:TIMER2L]寄存器的值相等时，TIMER2 定时器也清零。T2IF 标志位置 1，T2IE 位清零，该中断被屏蔽。

11.5 Timer3 中断

当 TMR3ON=1 时，TIMER3 定时器开始从零计数，在计数的过程中 PR3H[3:0]和 PR3L[7:0]组成的 12 位数值与[TIMER3H:TIMER3L]寄存器的值相等时，TIMER3 定时器也清零。T3IF 标志位置 1，T3IE 位清零，该中断被屏蔽。

11.6 PortA 输入改变中断

输入改变中断触发时 PA<5:0> PAIF 标志位置 1 (PIR2<5>). PAIE 位(PIE2<5>)清零，该中断被屏蔽。PAIE 在睡眠之前置 1，Port A 输入脚改变中断也可以作为睡眠唤醒条件。在睡眠之前 GIE 位已被置 1 机器唤醒以后会执行中断服务程序，否则会运行睡眠以后的下一条指令。

使能 PAXMASK，输入改变可以产生上升沿中断；

使能 PAXMASK 且在中断函数中读取对应中断的 PIN，可以产生双沿中断（即上升沿和下降沿都可以触发中断。）

11.7 PortB 输入改变中断

输入改变中断触发时 PB<5:0> PBIF 标志位置 1 (PIR2<6>). PBIE 位(PIE2<6>)清零，该中断被屏蔽。PBIE 在睡眠之前置 1，Port B 输入脚改变中断也可以作为睡眠唤醒条件。在睡眠之前 GIE 位已被置 1 机器唤醒以后会执行中断服务程序，否则会运行睡眠以后的下一条指令。

使能 PBxMASK，输入改变可以产生上升沿中断；

使能 **PBxMASK** 且在中断函数中读取对应中断的 **PIN**，可以产生双沿中断（即上升沿和下降沿都可以触发中断。）

11.8 PortC 输入改变中断

输入改变中断触发时 PC<5:0> PCIF 标志位置 1 (PIR2<7>). PCIE 位(PIE2<7>)清零，该中断被屏蔽。PCIE 在睡眠之前置 1，PortC 输入脚改变中断也可以作为睡眠唤醒条件。在睡眠之前 GIE 位已被置 1 机器唤醒以后会执行中断服务程序，否则会运行睡眠以后的下一条指令。

使能 **PCxMASK**，输入改变可以产生上升沿中断；

使能 **PCxMASK** 且在中断函数中读取对应中断的 **PIN**，可以产生双沿中断（即上升沿和下降沿都可以触发中断。）

11.9 低电压、高电压中断

- ✧ 当 LVDM[1:0]==2'b01 时，系统 VDD 电压低于设定的 LVDV 电压值，LVDIF 位置为 1。LVDIE 位 (PIE1<5>)清零，该中断被屏蔽。
- ✧ 当 LVDM[1:0]==2'b10 时，系统 VDD 电压高于设定的 LVDV 电压值，LVDIF 位置为 1。LVDIE 位 (PIE1<5>)清零，该中断被屏蔽。
- ✧ LVD 中断触发的时间大约是 1ms

PCON 寄存器

地址：0XFF1

Bit	Name	Description	Attribute	Reset
7	Reserved			
6	PBOST	LVDM=11 时，PB0 输出值	R/W	0
5:4	LVDM [1:0]	电压比较中断 00: 禁止电压比较器 01: VDD 低于阈值电压产生中断 10: VDD 高于阈值电压产生中断 11: VDD 高于阈值电压产生中断，并强制 PB0 输出为 PBOST 值	R/W	00
3:0	LVD [3:0]	LVD3:0 VDD 电压阈值选择 0: 保留，勿配置 1: 保留，勿配置 2: 2.2V 3: 2.4V	R/W	0000

		4: 2.6V		
		5: 2.7V		
		6: 2.9V		
		7: 3.0V		
		8: 3.1V		
		9: 3.3V		
		10: 3.6V		
		11: 3.7V		
		12: 3.8V		
		13: 4.1V		
		14: 4.2V		
		15: 4.3V		

11.10 运放中断

当 OP0OUT 从 0 变为 1 时，OP0IF 置位(OP0IF=1)。

读取 OP0CON1 寄存器后，当 OP0OUT 输出发生改变，OP0IF 置位(OP0IF=1)。OP0IE 位(PIE3<3>)清零，OP0 中断被屏蔽。

当 OP1OUT 从 0 变为 1 时，OP1IF 置位(OP1IF=1)。

读取 OP1CON1 寄存器后，当 OP1OUT 输出发生改变，OP1IF 置位(OP1IF=1)。OP1IE 位(PIE3<4>)清零，OP1 中断被屏蔽。

11.11 比较器中断

当 CMP0OUT 从 0 变为 1 时，CMP0IF 置位(CMP0IF==1)。

读取 CMP0CON 寄存器后，当 CMP0OUT 输出发生改变，CMP0IF 置位(CMP0IF==1)。CMP0IE 位(PIE2<0>)清零，CMP0 中断被屏蔽。

当 CMP1OUT 从 0 变为 1 时，CMP1IF 置位(CMP1IF==1)。

读取 CMP1CON 寄存器后，当 CMP1OUT 输出发生改变，CMP1IF 置位(CMP1IF==1)。CMP1IE 位(PIE2<1>)清零，CMP1 中断被屏蔽。

双沿中断：需要在中断函数中读取 CMP0OUT(CMPCON1[0])该比特位，可以产生双沿中断。

11.12 ADC 中断

当 GO 从 1 变为 0 时，ADIF 置位为 1。ADIE 位(PIE0<4>)清零，该中断被屏蔽

2、采集值大于 {ADCMP1H: ADCMP01L[7:4]} 产生中断 ADCMP1IF 或者小于 {ADCMP0H: ADCMP01L[3:0]}产生中断 ADCMP0IF;

3、采集值小于 {ADCMP1H: ADCMP01L[7:4]} 且大于 {ADCMP0H: ADCMP01L[3:0]}，产生中断

ADCMPOIF;

11.13 中断的相关寄存器

11.13.1. INTCON 寄存器

地址:0XFF2

Bit	Name	Description	Attribute	Reset
7	GIE/GIEH	全局中断使能位 当 IPEN=1 时: 1: 允许所有高优先级的外设中断 0: 禁止所有中断	R/W	0
6	PEIE/GIEL	外设中断使能位 当 IPEN=1 时: 1: 允许所有低优先级的外设中断 0: 禁止所有低优先级的外设中断	R/W	0
5:0	Reserved			

11.13.2. IPR1 寄存器

地址:0XFA3

Bit	Name	Description	Attribute	Reset
7	Reserved			
6	RCIP	UART 接收中断优先级 1: 高优先级 0: 低优先级	R/W	1
5	TXIP	UART 发送中断优先级 1: 高优先级 0: 低优先级	R/W	1
4	CCPIP	CCP 中断优先级 1: 高优先级 0: 低优先级	R/W	1
3	TMR3IP	TMR3 中断优先级 1: 高优先级 0: 低优先级	R/W	1
2	TMR2IP	TMR2 中断优先级 1: 高优先级 0: 低优先级	R/W	1

1	TMR1IP	TMR1 中断优先级 1: 高优先级 0: 低优先级	R/W	1
0	TMR0IP	TMR0 中断优先级 1: 高优先级 0: 低优先级	R/W	1

11.13.3. PIR1 寄存器

地址:0XFA2

Bit	Name	Description	Attribute	Reset
7	Reserved			
6	RCIF	UART 接收中断标志, 发生中断置 1, 软件设置清零	R/W	0
5	TXIF	UART 发送中断标志, 发生中断置 1, 软件设置清零	R/W	0
4	CCPIF	CCP 中断标志, 发生中断置 1, 软件设置清零	R/W	0
3	TMR3IF	溢出中断标志, 发生 Timer3 溢出中断置 1, 软件设置清零	R/W	0
2	TMR2IF	溢出中断标志, 发生 Timer2 溢出中断置 1, 软件设置清零	R/W	0
1	TMR1IF	溢出中断标志, 发生 Timer1 溢出中断置 1, 软件设置清零	R/W	0
0	TMR0IF	溢出中断标志, 发生 Timer0 溢出中断置 1, 软件设置清零	R/W	0

11.13.4. PIE1 寄存器

地址:0XFA1

Bit	Name	Description	Attribute	Reset
7	Reserved			
6	RCIE	UART 接收中断允许位 1: 使能外部中断 0: 禁止外部中断.	R/W	0
5	TXIE	UART 发送中断允许位 1: 使能外部中断 0: 禁止外部中断.	R/W	0
4	CCPIE	CCP 中断允许位。 1: 使能外部中断 0: 禁止外部中断.	R/W	0
3	TMR3IE	Timer3 溢出中断允许位。 1: 使能 Time3 溢出中断 0: 禁止 Timer3 溢出中断	R/W	0

2	TMR2IE	Timer2 溢出中断允许位。 1: 使能 Timer2 溢出中断 0: 禁止 Timer2 溢出中断	R/W	0
1	TMR1IE	Timer1 溢出中断允许位。 1: 使能 Timer1 溢出中断 0: 禁止 Timer1 溢出中断	R/W	0
0	TMROIE	Timer0 溢出中断允许位。 1: 使能 Timer0 溢出中断 0: 禁止 Timer0 溢出中断	R/W	0

11.13.5. IPR2 寄存器

地址:0XFA0

Bit	Name	Description	Attribute	Reset
7	PCIP	PortC 输入改变中断优先级 1: 高优先级 0: 低优先级	R/W	1
6	PBIP	PortB 输入改变中断优先级 1: 高优先级 0: 低优先级	R/W	1
5	PAIP	PortA 输入改变中断优先级 1: 高优先级 0: 低优先级	R/W	1
4	INT2IP	外部中断 2 优先级 1: 高优先级 0: 低优先级	R/W	1
3	INT1IP	外部中断 1 优先级 1: 高优先级 0: 低优先级	R/W	1
2	INT0IP	外部中断 0 优先级 1: 高优先级 0: 低优先级	R/W	1
1	CMP1IP	CMP1 中断优先级 1: 高优先级 0: 低优先级	R/W	1
0	CMP0IP	CMP0 中断优先级 1: 高优先级 0: 低优先级	R/W	1

11.13.6. PIR2 寄存器

地址:0XF9F



Bit	Name	Description	Attribute	Reset
7	PCIF	PC 口的中断标志位 1:至少一个 PORTC 引脚的电平状态发生了改变(必须用软件清零,写0清0) 0:没有一个 PORTC 引脚的电平状态发生改变	R/W	0
6	PBIF	PB 口的中断标志位 1:至少一个 PORTB 引脚的电平状态发生了改变(必须用软件清零,写0清0) 0:没有一个 PORTB 引脚的电平状态发生改变	R/W	0
5	PAIF	PA 口的中断标志位 1:至少一个 PORTA 引脚的电平状态发生了改变(必须用软件清零,写0清0) 0:没有一个 PORTA 引脚的电平状态发生改变	R/W	0
4	INT2IF	INT2 外部中断标志位(必须用软件清零,写0清0) 1:产生 INT2 外部中断标准位 0:未产生 INT2 外部中断标志位	R/W	0
3	INT1IF	INT1 外部中断标志位(必须用软件清零,写0清0) 1:产生 INT1 外部中断标准位 0:未产生 INT1 外部中断标志位	R/W	0
2	INT0IF	INT0 外部中断标志位(必须用软件清零,写0清0) 1:产生 INT0 外部中断标准位 0:未产生 INT0 外部中断标志位	R/W	0
1	CMP1IF	CMP1 中断标志位(必须用软件清零,写0清0) 1:产生 CMP1 中断标志位 0:未产生 CMP1 中断标志位	R/W	0
0	CMP0IF	CMP0 中断标志位(必须用软件清零,写0清0) 1:产生 CMP0 中断标志位 0:未产生 CMP0 中断标志位	R/W	0

11.13.7. PIE2 寄存器

地址:0XF9E

Bit	Name	Description	Attribute	Reset
7	PCIE	PortC 输入改变中断允许位 1:使能 PortC 输入改变中断 0:禁止 PortC 输入改变中断	R/W	0
6	PBIE	PortB 输入改变中断允许位 1:使能 PortB 输入改变中断 0:禁止 PortB 输入改变中断	R/W	0
5	PAIE	PortA 输入改变中断允许位 1:使能 PortA 输入改变中断	R/W	0

		0: 禁止 PortA 输入改变中断		
4	INT2IE	外部中断 2 允许位 1: 使能 INT2 中断 0: 禁止 INT2 中断	R/W	0
3	INT1IE	外部中断 1 允许位 1: 使能 INT1 中断 0: 禁止 INT1 中断	R/W	0
2	INT0IE	外部中断 0 允许位 1: 使能 INT0 中断 0: 禁止 INT0 中断	R/W	0
1	CMP1IE	CMP1 中断允许位 1: 使能 CMP1 中断 0: 禁止 CMP1 中断	R/W	0
0	CMP0IE	CMP0 中断允许位 1: 使能 CMP0 中断 0: 禁止 CMP0 中断	R/W	0

11.13.8. IPR3 寄存器

地址:0XF9D

Bit	Name	Description	Attribute	Reset
7	ADCMP1IP	ADCMP1 中断优先级 1: 高优先级 0: 低优先级	R/W	1
6	ADCMP0IP	ADCMP0 中断优先级 1: 高优先级 0: 低优先级	R/W	1
5	ADIP	ADC 中断优先级 1: 高优先级 0: 低优先级	R/W	1
4	OP1IP	OP1 中断优先级 1: 高优先级 0: 低优先级	R/W	1
3	OP0IP	OP0 中断优先级 1: 高优先级 0: 低优先级	R/W	1
2	Reserved		R/W	1
1	OSFIP	OSF 中断优先级 1: 高优先级 0: 低优先级	R/W	1
0	LVDIP	LVD 中断优先级	R/W	1

		1: 高优先级 0: 低优先级		
--	--	--------------------	--	--

11.13.9. PIR3 寄存器

地址:0XF9C

Bit	Name	Description	Attribute	Reset
7	ADCMP1IF	ADC 采集值比较器 1 中断标志位, 软件设置清零	R/W	0
6	ADCMP0IF	ADC 采集值比较器 0 中断标志位, 软件设置清零	R/W	0
5	ADIF	A/D 转换产生中断标志, 软件设置清零	R/W	0
4	OP1IF	运放中断标志, 当 OP1OUT 从 0 变为 1 时, 标志位置 1, 软件设置清零	R/W	0
3	OP0IF	运放中断标志, 当 OP0OUT 从 0 变为 1 时, 标志位置 1, 软件设置清零	R/W	0
2	Reserved			
1	OSFIF	时钟检测中断标志, 软件设置清零	R/W	0
0	LVDIF	电压检测中断标志, 标志位置 1, 软件设置清零;	R/W	0

11.13.10. PIE3 寄存器

地址:0XF9B

Bit	Name	Description	Attribute	Reset
7	ADCMP1IE	ADCMP1 中断允许位 1: 使能 ADCMP1 中断 0: 禁止 ADCMP1 中断	W	0
6	ADCMP0IE	ADCMP0 中断允许位 1: 使能 ADCMP0 中断 0: 禁止 ADCMP0 中断	W	0
5	ADIE	ADC 中断允许位 1: 使能 ADC 中断 0: 禁止 ADC 中断	R/W	0
4	OP1IE	OP1 中断允许位 1: 使能 OP1 中断 0: 禁止 OP1 中断	R/W	0
3	OP0IE	OP0 中断允许位 1: 使能 OP0 中断 0: 禁止 OP0 中断	R/W	0
2	Reserved		R/W	0
1	OSFIE	OSF 时钟检测中断允许位	R/W	0


		1: 使能 OSF 中断 0: 禁止 OSF 中断		
0	LVDIE	LVD 电压检测中断允许位 1: 使能 LVD 中断 0: 禁止 LVD 中断	R/W	0

12 省电模式 (SLEEP)

拥有四种睡眠模式：(IDLE、PWSAVE、DEEPPWSAVE、PWOFF)

- 000: IDLE 模式，CPU 进入睡眠，外设继续运行，保存 SRAM 数据，唤醒后打开中断会进入中断，否则顺序执行；
- 001: PWSAVE 模式，进入睡眠，保存 SRAM 数据，唤醒后打开中断会进入中断，否则顺序执行；
- 010: DEEPPWSAVE 模式，进入睡眠，保存 SRAM 数据，唤醒后打开中断会进入中断，否则顺序执行；
- 011: PWOFF 模式，进入深度睡眠，保存 SRAM 数据，唤醒后打开中断会进入中断，否则顺序执行。

SLEEP 模式下时钟工作图：



SLEEP模式下时钟工作图

注：1.SLEEP 语句之后需加一条 NOP 指令；

2.进入睡眠之前，请将唤醒源再次配置使能。

3. 进入睡眠前，请定义全局变量读取所有 I/O 口进行锁存。

12.1 睡眠唤醒

在睡眠状态下，四种模式，单片机能通过以下方式唤醒：如下图所示

模块	睡眠模式			
	IDLE	PWSAVE	PWOFF	DEEPPWSAVE
CCP	√			
TIMER0	√			
TIMER1	√	√		√
TIMER2	√			
TIMER3	√			
WDT	√	√		√
RST	√	√	√	√
INT	√	√	√	√
IO	√	√	√	√
LVD	√	√		√

四种模式下唤醒后，HIRC16M/LIRC1.024M/OSC32K 均能正常工作。在 SLEEP 模式期间，CPU 暂停工作，唤醒后 CPU 正常工作。**注：√表示可唤醒的方式**

在睡眠状态下，四种模式可以工作的模块如下图所示

模块					
	ACTIVE	IDLE	POWER SAVE	POWER OFF	DEEPPOWER SAVE
OSC16M	√	√			
LIRC1.024M	√	√	√		√
CPU	√				
SRAM	√	√	√	√	√
Timer0/2/3	√	√			
Timer1	√	√	√		√
CCP	√	√			
WDT	√	√	√		√
External Interrupt	√	√	√	√	√
PAIF/PBIF/PCIF	√	√	√	√	√
BGR	√	√	√		√

LVD	√	√	√		√
ADC	√	√			
DAC	√	√			
POR	√	√	√	√	√
IO	√	√	√	√	√
RESET	√	√	√	√	√

外部的 RSTn 管脚和看门狗溢出都能使机器复位。通过查看 /PD 和/TO 位可以检测机器是哪种复位，/PD 位置 1 为上电复位，置 0 为执行 SLEEP，/TO 位置 0 为看门狗溢出复位。机器通过中断唤醒,该中断屏蔽位置 1，中断唤醒不管 GIE 是否置 1。当 GIE 位被清零，机器唤醒以后执行 SLEEP 指令以后的指令；当 GIE 位被置 1,机器唤醒以后跳转到中断复位地址 (008h)。

12.1.1. SMCR（状态控制寄存器）

地址：0XF65

Bit	Name	Description	Attribute	Reset
7:4	Reserved			
3:1	SM [2:0]	休眠模式选择 000: IDLE 模式，空闲模式 001: POWER SAVE 模式，低功耗模式 010: DEEPPower 模式，深度睡眠模式，可以保持 MCU 和 SRAM 数据，唤醒后继续运行 011: POWER OFF 模式，电源关闭模式，保持 MCU 和 SRAM 数据，唤醒后继续运行	R/W	000
0	SE	休眠模式使能位 1: 使能休眠模式, 硬件自动清零 0: 禁止休眠模式	R/W	0

实例代码：

```
#include "AD18F02.h"
__CONFIG(1, _FINTOSC_DIV1_1L & _LVREN_ON_1L      &
_LVD20V_1L                                     );
__CONFIG(2, _CRYLEN_OFF_2L  & _CRYHEN_OFF_2L & _IDIS_ON_2L  & _CKSUM_OFF_2L & _CBP_OFF_2L &
_RESETE_OFF_2L & _RSEL_LOW_2L & _STV_ON_2L );
__CONFIG(3, _PSUT_1_3L      & _FCPU_2T_3L      & _WDTEN_OFF_3L &
_TWDT_000_3L                                     );
__CONFIG(4, _OSCM_HIRC_16M_4L      & _FCMEN_OFF_4L & _IESO_OFF_4L &
_ADSP_OFF_4L                                     );
```

```
#define SLEEP_PWIDLE()      SMCR = 0X01; SLEEP();NOP()
#define SLEEP_PWSAVE()     SMCR = 0X03; SLEEP();NOP()
#define SLEEP_DEEPPWSAVE() SMCR = 0X05; SLEEP();NOP()
#define SLEEP_PWOFF()      SMCR = 0X07; SLEEP();NOP()
unsigned char t0;
void init()
{
    TMR1H = 0xff;
    TMR1L = 0x55;
    T1CON0 = 0x83; //T1 32k 1:1
    TMR1IE = 1;
    TMR1IF = 0;
}

void main(void)
{
    init();
    t0 = 0;
    GIE = 1;
    while(1){
        SLEEP_DEEPPWSAVE();
        if(t0 == 12)
            PORTB = 0X7F;
    }
    while(1);
}

void interrupt ISR_h(void)
{
    if(TMR1IF){
        TMR1IF = 0;
        t0++;
    }
}
```

13 固定参考电压（FVR）

固定参考电压或 FVR 是稳定的参考电压，独立于 VDD，可选 1.0V、1.1V。可配置 FVR 的输出为以下各项提供参考电压：

- ADC 参考电压和通道输入电压
- 比较器 CMP0 和 CMP1 正端参考电压
- 运放 OP0 和运放 OP1 的输入源
- DAC 参考电压

注：本章涉及到的具体电压均为内部参考电压产生，无需单独开关；

13.1 FVRCON 寄存器

地址：0XF72


Bit	Name	Description	Attribute	Reset
7	FVROUTEN	FVR 输出 IO 使能. 通过 PC4 输出 1：使能 FVR 输出 0：禁止 FVR 输出	R/W	0
6	FVRPGA	FVR 电压 2 倍放大使能位 1：使能 FVR 电压放大 0：禁止 FVR 电压放大	R/W	0
5	FVREN	FVR 使能 1：使能 FVR 0：禁止 FVR	R/W	0
4:0	FVR_SEL [4:0]	FVR 电压选择位 00000: 1.0V 00001: Reserved 00010: NTC 00011: OP0OUT_ANA 00100: OP1OUT_ANA 00101: DAC0OUT 00110: DAC1OUT 00111: Reserved 01000: Reserved 01001: PA4 01010: PB2 01011: PC2	R/W	00000

Bit	Name	Description	Attribute	Reset
		01100: Reserved		
		01101: Reserved		
		01110: Reserved		
		01111: 1.1V		

14 多通道输入模拟缓冲器（BUFFER UNIT）

多输入模拟通道 BUFFER UNIT（BU）是稳定的参考电压，可配置 BU 的输出为以下各项提供参考电压：

- ADC 通道输入电压
- 比较器 CMP0 和 CMP1 正端参考电压
- DAC0 和 DAC1 参考电压



注：当通道选择 1/4VDD 时，须同时使能 LVREN_ON_1L 和配置 PCON 中 LVDM[1:0]不等于 0,此操作不影响 LVD 和 LVR 相关功能。

14.1 BUCON 寄存器


地址：0XF6D

Bit	Name	Description	Attribute	Reset
7:6	Reserved			
5	BUOUTEN	BU 输出 IO 使能 1：使能 BU 输出 0：禁止 BU 输出	R/W	0
4	BUEN	BU 使能 1：使能 BU 0：禁止 BU	R/W	0
3	Reserved			
2:0	BUSEL [2:0]	BU 输入通道选择位 000：DAC0OUT 001：DAC1OUT 010：1/4VDD 011：NTC 100：OP0OUT_ANA 101：OP1OUT_ANA 110：PA2	R/W	0

		111: PA0		
--	--	----------	--	--

15 模数转换器（ADC）

AD18F02 包含一个 16 通道输入的 12 位 ADC，能够将一个模拟输入转换成 12 位数字信号。在根据需要配置好 A/D 模块之后，必须在转换开始之前对选定的通道进行采样。当采集启动延时 ACQT 计数完成后，硬件启动 A/D 转换。A/D 转换完成之后，转换结果被装入 ADRESH:ADRESL 寄存器对，GO/DONE 位被硬件清零且 A/D 中断标志位 ADIF 被置 1。



A/D 结构图

执行 A/D 转换步骤：

配置 A/D 模块

- 选择参考电压（通过 ADCON1[7:6]寄存器）
- 选择 A/D 输入通道（通过 ADCON0[5:2]寄存器）
- 选择 A/D 采集时间（通过 ADCON1[5:3]寄存器）
- 选择 A/D 转换时间（通过 ADCON1[2:0]寄存器）

- 使能 A/D 模块（通过 ADCON0[0]寄存器）
- 1) 需要时，配置 A/D 中断
 - 清零 ADIF 位
 - 将 ADIE 位置 1
 - 将 GIE 位置 1
 - 2) 如果需要，需等待所需的采集时间。
 - 3) 启动转换：
 - 将 GO/DONE 位置 1（ADCON0[1]）
 - 4) 等待 A/D 转换完成，通过以下两种方式之一判断转换是否完成：
 - 查询 GO/DONE 位是否被清零
 - 等待 A/D 中断
 - 5) 读取 A/D 结果寄存器（ADRESH:ADRESL）,需要时将 ADIF 位清零。
 - 6) 如需再次进行 A/D 转换，返回步骤 1 或者步骤 2。

注：当等待 AD 转换时，建议增加超时处理，如下图：

```

/*****
* Description   : ADC采集
* Input        : None
* Output       : None
* Return       : None
* Attention    : 默认采集FVR 1.0V ->反推VCC电压
*****/
void ADC_Exce(void)
{
    unsigned short timeout;

    GO = 1;          //start ADC

    //等待AD转换结束
    timeout = 0;
    while(GO)
    {
        CLRWD();

        timeout++;
        if(timeout > 2000)    //超时时间需按照ADC采集时间适当更改
        {
            ADON = 0;
            GO = 0;
            ADON = 1;
            GO = 1;
            break;
        }
    }
}

```

15.1 ADCMP0H（AD 比较寄存器 0 高字节）

地址：0XFAB

Bit	Name	Description	Attribute	Reset
7:0	ADCMP0H	AD 比较寄存器 0 的高 8 位	R/W	0

15.2 ADCMP1H(AD 比较寄存器 1 高字节)

地址：0XFAA

Bit	Name	Description	Attribute	Reset
7:0	ADCMP1H	AD 比较寄存器 1 的高 8 位	R/W	0

15.3 ADCMP01L (AD 比较寄存器 0 和 1 低字节)

地址：0XFA9

Bit	Name	Description	Attribute	Reset
7:4	ADCMP1L	AD 比较寄存器 1 的低 4 位	R/W	0
3:0	ADCMP0L	AD 比较寄存器 0 的低 4 位	R/W	0

15.4 ADRESH (AD 转换结果的高四位)

地址：0XFA8

Bit	Name	Description	Attribute	Reset
7:4	Reserved			
3:0	ADRESH	AD 转换结果的高四位	R/W	0

15.5 ADRESL (AD 转换结果的低八位)

地址：0XFA7

Bit	Name	Description	Attribute	Reset
7:0	ADRESL	AD 转换结果的低 8 位	R/W	0

15.6 ADCON0 (ADC 控制寄存器 0)

地址：0XFA6

Bit	Name	Description	Attribute	Reset
7	ADFM	AD 结果对齐标志 1: 左对齐 ADRESH = adc 【11:4】 左对齐 ADRESL = {adc 【3:0】, 4' b0} 0: 右对齐 ADRESH = {4' b0, adc 【11:8】} 右对齐 ADRESL = adc 【7:0】	R/W	0
6	ADCMPMODE	AD 采集值的比较模式; 支持采集电压比较功能, 并可以产生如下描述的对应该中断标志; 0: 采集值大于 {ADCMP1H: ADCMP01L[7:4]} 产生中断 ADCMP1IF 或者小于 {ADCMP0H: ADCMP01L[3:0]} 产生中断 ADCMP0IF; 1: 采集值小于 {ADCMP1H: ADCMP01L[7:4]} 且大于 {ADCMP0H: ADCMP01L[3:0]}, 产生中断 ADCMP0IF;	R/W	0
5:2	CHS [3:0]	CHS3:CHS0 - 模拟通道选择位 0000: ADC 通道 0 (PA3) 0001: ADC 通道 1 (PA2)	R/W	0

Bit	Name	Description	Attribute	Reset
		0010: ADC 通道 2 (PA1) 0011: ADC 通道 3 (PA0) 0100: ADC 通道 4 (PB0) 0101: ADC 通道 5 (PB1) 0110: ADC 通道 6 (PB5) 0111: ADC 通道 7 (PC1) 1000: ADC 通道 8 (PC0) 1001: ADC 通道 9 (PA5) 1010: ADC 通道 10 (BUOUT_ANA) 1011: ADC 通道 11 (OP1OUT_ANA) 1100: ADC 通道 12 (OP0OUT_ANA) 1101: ADC 通道 13 (PB2) 1110: ADC 通道 14 (DAC0OUT) 1111: ADC 通道 15 (FVR0UT)		
1	GO/DONE	GO/DONG - A/D 转换状态位 当 ADON=1 时: 1: A/D 转换正在进行 0: A/D 空闲	R/W	0
0	ADON	ADON - A/D 模拟使能位 1: 使能 A/D 转换器模块 0: 禁止 A/D 转换器模块	R/W	0

15.7 ADCON1 (ADC 控制寄存器 1)

地址: 0XFA5

Bit	Name	Description	Attribute	Reset
7:6	ADVREF [1:0]	A/D 参考电压选择位 00: FVR0UT 01: VDD 10: OP0OUT_ANA 11: PB0	R/W	0
5:3	ACQT [2:0]	A/D 延时采集时间选择 111: 15 TAD 110: 13 TAD 101: 11 TAD 100: 9 TAD 011: 7 TAD 010: 5 TAD 001: 3 TAD 000: 1 TAD	R/W	0
2:0	ADCS [2:0]	A/D 转换时钟选择位	R/W	0



Bit	Name	Description	Attribute	Reset
		111: Reserved 110: FSYS/512 (ADCSP=0), FSYS/64 (ADCSP=1) 101: FSYS/128 (ADCSP=0), FSYS/16 (ADCSP=1) 100: FSYS/32 (ADCSP=0), FSYS/4 (ADCSP=1) 011: Reserved 010: FSYS/256 (ADCSP=0), FSYS/32 (ADCSP=1) 001: FSYS/64 (ADCSP=0), FSYS/8 (ADCSP=1) 000: FSYS/16 (ADCSP=0), FSYS/2 (ADCSP=1)		


注意:

- 1、使用 ADC 自动采集功能时必须设置 TMR1，自动采集时间间隔由 TMR1 定时时间确定。
- 2、ADC 的转换时间=0.5TAD(输入采样时间)+12TAD
- 3、完成一位的转换的时间定义为 TAD

16 数模转换器 (DAC0 和 DAC1)

AD18F02 包含两个数模转换器 DAC0 和 DAC1。DAC 是由一串电阻所组成，可以产生不同层次的参考电压，DACON 寄存器的 4 和 5 位用来选择电阻串的最高和最低值；DAC[3:0] 用于选择所要的电压值，该值由 DACS5，DACS4 来决定。下图显示了四个不同选择时，内部参考电压值的计算。DAC 输出电压范围可以从 $(1/32) \cdot VDD$ 到 $(3/4) \cdot VDD$ 。





16.1 DAC 参考电压选择寄存器

DACCON

地址: 0XF75

Bit	Name	Description	Attribute	Reset
7:4	Reserved			
3:2	DAC1VREF [1:0]	DAC1 参考电压选择位 00: VDD 01: FVROUT 10: BUOUT_ANA 11: Reserved	R/W	00
1:0	DAC0VREF [1:0]	DAC0 参考电压选择位 00: VDD 01: FVROUT 10: BUOUT_ANA 11: Reserved	R/W	00

16.2 DAC0 控制寄存器

DAC0CON

地址：0XF74

Bit	Name	Description	Attribute	Reset
7	Reserved			
6	DACOEN	使能 DAC0 1：使能 DAC0 0：禁止 DAC0	R/W	0
5	DACOS5	DAC0 正端电阻抽头选择 1：正端抽头开启 0：正端抽头断开	R/W	0
4	DACOS4	DAC0 负端电阻抽头选择 1：负端抽头开启 0：负端抽头断开	R/W	0
3:0	DAC0[3:0]	DAC0 输出选择	R/W	0

16.3 DAC1 控制寄存器

DAC1CON


地址：0XF73

Bit	Name	Description	Attribute	Reset
7	Reserved			
6	DAC1EN	使能 DAC1 1：使能 DAC1 0：禁止 DAC1	R/W	0
5	DAC1S5	DAC1 正端电阻抽头选择 1：正端抽头开启 0：正端抽头断开	R/W	0
4	DAC1S4	DAC1 负端电阻抽头选择 1：负端抽头开启 0：负端抽头断开	R/W	0
3:0	DAC1[3:0]	DAC1 输出选择	R/W	0

17 运放 (OP0 和 OP1)

AD18F02 提供两个轨到轨运放，可以选取多个输入作为运放输入源。

17.1 运放 OP0



OP0 电路图

17.1.1. OPOCON0 (FOP 控制寄存器)

地址: 0XF7F

Bit	Name	Description	Attribute	Reset
7	OP00N	运放使能 1: 使能运放 0: 关闭运放	R/W	0
6	EX0	运放正负端交换 1: 关闭交换 0: 使能交换	R/W	0
5	A1NS0	运放连接 1: 负端与 NCH 选择连接 0: 负端与 NCH 选择断开	R/W	0
4:2	PCH0[1:0]	运放 P 输入选择: 000: OP0AN2_PC3 001: FVR0UT 010: OP0AN3_PC4	R/W	000

Bit	Name	Description	Attribute	Reset
		011: OP1OUTANA 100: BUOUT_ANA 101: DAC0OUT 110: DAC1OUT 111: 1.0V		
1:0	NCH0[1:0]	运放 N 输入选择 00: OPOAN0_PA3 01: FVROUT 10: OPOAN1_PA2 11: DAC0OUT	R/W	00

注 1: 当 EX=1 时, N 端接负端, P 端接正端; EX=0 时, N 端接正端, P 端接负端。

17.1.2. OPOCON1 (OP 控制寄存器)

地址: 0XF7E

Bit	Name	Description	Attribute	Reset
7	OPOOUT	运放输出信号 1: 运放输出为 0 0: 运放输出为 1	R	0
6	OUT1EN0	OP0 输出信号映射使能 IO 1: 允许使能输出到 IO 0: 禁止使能输出到 IO	R/W	0
5	AN_AVSS0	是否接地 1: 接地 0: 不接地	R/W	0
4	A102N0	运放 buffer 模式 1: 负端与输出短接, 形成 BUFFER 0: 禁止	R/W	00
3	PGAEN0	内部使能放大 1: 使能 0: 禁止	R/W	0
2	OPOPOS	运放输出信号是否取反 1: 取反 0: 同向	R/W	0
1	CMPMODE0	运放切换为比较器模式 1: 切换为比较器模式 0: 切换为运放模式	R/W	0
0	OUT0EN0	OP0 输出信号映射使能 IO 1: 允许使能输出到 IO	R/W	0

		0: 禁止使能输出到 IO		
--	--	---------------	--	--

17. 1. 3. OP0CON2 (OP 控制寄存器)

地址: 0XF7D


Bit	Name	Description	Attribute	Reset
7:3	FILTER0[4:0]	OP 的滤波时间 T=FILTER0[4:0] / Fcpu 有效滤除 OP0OUT 在 T 时间内的毛刺 FILTER0[4:0]==0x00 时没有滤波	R/W	0
2	OP0_A2D_EN	运放数字输出使能	R/W	0
1:0	OP0PGA [1:0]	内部放大倍数选择 00: 2 倍 01: 10 倍 10: 20 倍 11: Reserved	R/W	0

17. 1. 4. OP0CON3 (OP 控制寄存器)

地址: 0XF57

Bit	Name	Description	Attribute	Reset
7	Reserved			
6	OP0_SW	OP0 开关 1: 允许使能 0: 禁止使能	R/W	0
5	OP0OFFSET_EN	OP0 失调电压校准模式使能位 1: 允许使能 0: 禁止使能	R/W	0
4:0	OP0OFFSET [4:0]	OP0 失调电压校准档	R/W	00000

17.2 运放 OP1



OP1 电路图

17.2.1. OP1CON0 (OP 控制寄存器)

地址：0XF7C

Bit	Name	Description	Attribute	Reset
7	OP1ON	运放使能 1: 使能运放 0: 关闭运放	R/W	0
6	EX1	运放正负端交换 1: 关闭交换 0: 使能交换	R/W	0
5	A1NS1	运放连接 1: 负端与 NCH 选择连接 0: 断开	R/W	0
4:2	PCH1[1:0]	运放 P 输入选择: 000: OP1AN2_PC5 001: FVR0UT 010: OP1AN3_PB5 011: OP00UT_ANA 100: BU0UT_ANA 101: DAC00UT 110: DAC10UT	R/W	000

Bit	Name	Description	Attribute	Reset
		111: 1.0V		
1:0	NCH1[1:0]	运放 N 输入选择 00: OP1AN0_PA0 01: FVR0UT 10: OP1A1N_PBO 11: DAC10UT	R/W	00

注 1: 当 EX=1 时, N 端接负端, P 端接正端; EX=0 时, N 端接正端, P 端接负端。

17.2.2. OP1CON1 (OP 控制寄存器)

地址: 0XF7B

Bit	Name	Description	Attribute	Reset
7	OP10UT	运放输出信号 1: 运放输出为 0 0: 运放输出为 1	R	0
6	OUT1EN1	OP1 输出信号映射使能 IO 1: 允许使能输出到 IO 0: 禁止使能输出到 IO	R/W	0
5	AN_AVSS1	是否接地 1: 接地 0: 不接地	R/W	0
4	A102N1	运放 buffer 模式 1: 负端与输出短接, 形成 BUFFER 0: 禁止	R/W	00
3	PGAEN1	内部使能放大 1: 使能 0: 禁止	R/W	0
2	OP1POS	运放输出信号是否取反 1: 取反 0: 同向	R/W	0
1	CMPMODE1	运放切换为比较器模式 1: 切换为比较器模式 0: 切换为运放模式	R/W	0
0	OUT0EN1	OP1 输出信号映射使能 IO 1: 允许使能输出到 IO 0: 禁止使能输出到 IO	R/W	0

17.2.3. OP1CON2 (OP 控制寄存器)

地址：0XF7A

Bit	Name	Description	Attribute	Reset
7:3	FILTER1[4:0]	OP 的滤波时间 T=FILTER1[4:0] / Fcpu 有效滤除 OP1OUT 在 T 时间内的毛刺 FILTER1[4:0]==0x00 时没有滤波	R/W	00000
2	OP1_A2D_EN	运放数字输出使能	R/W	0
1:0	OP1APGA [1:0]	内部放大倍数选择 00: 2 倍 01: 10 倍 10: 20 倍 11: Reserved	R/W	0

17.2.4. OP1CON3 (OP 控制寄存器)

地址：0XF56

Bit	Name	Description	Attribute	Reset
7	Reserved			
6	OP1_SW	OP1 开关 1: 允许使能 0: 禁止使能	R/W	0
5	OP1OFFSET_EN	OP1 失调电压校准模式使能位 1: 允许使能 0: 禁止使能	R/W	0
4:0	OP1OFFSET [4:0]	OP1 失调电压校准档	R/W	00000

17.3 运放 OP 电流偏置控制寄存器

17.3.1. OPCON (OP 控制寄存器)

地址：0XF79

Bit	Name	Description	Attribute	Reset
7:4	OP1CSEL	OP1 电流偏置选择位	R/W	0000
3:0	OP0CSEL	OP0 电流偏置选择位	R/W	0000

17.4 OP0 与 OP1 的输入失调校准

17.4.1. OP0FFSET 校准

步骤 1. 设置 OP0FFSET_EN=1 和 OP0ON=1, OP0_SW=0, CMPMODE0=0, PGAEN0=0, A102N0=0, AN_AVSS0=0, A1NS0=0, EX0=1, OP0 进入失调电压校准模式。为确保校准后 V00S 降到最小值, 校准模式下的输入参考电压大小必须与运算放大器模式下输入的直流工作电压相同。

步骤 2. 设置 OP0FFSET[4:0]=00000, 判断 OP0OUT 的值, 如果是低电平“0”设置 OP0FFSET[4]=0; 如果是高电平“1”设置 OP0FFSET[4]=1。

步骤 3. 设置 OP0FFSET[3:0]=0000, 读取 OP0OUT 的值。

步骤 4. 将 OP0FFSET[3:0]的值加 1, 然后再读取 OP0OUT 引脚值。

如果 OP0OUT 引脚值没有改变, 重复步骤 4 直到 OP0OUT 引脚值发生改变;

如果 OP0OUT 引脚值发生改变, 记录此时 OP0FFSET[3:0]值为 V00S1, 转到执行步骤 5。

步骤 5. 设置 OP0FFSET[3:0]= 1111, 读取 OP0OUT 的值。

步骤 6. 将 OP0FFSET[3:0]的值减 1, 然后再读取 OP0OUT 的值。

如果 OP0OUT 引脚值没有改变, 重复步骤 6 直到 OP0OUT 引脚值发生改变;

如果 OP0OUT 引脚值发生改变, 记录此时 OP0FFSET[3:0]值为 V00S2, 转到执行步骤 7。

步骤 7. 重新存储 OP0FFSET[3:0]=V00S=(V00S1+V00S2)/2, 校准完成。若 (V00S1+V00S2)/2 非整数, 则只取整数部分, 完成后需关闭 OP0FFSET_EN。

17.4.2. OP10FFSET 校准:

步骤 1. 设置 OP10FFSET_EN=1 和 OP10N=1, OP1_SW=0, CMPMODE1=0, PGAEN1=0, A102N1=0, AN_AVSS1=0, A1NS1=0, EX1=1, OP1 进入失调电压校准模式。为确保校准后 V00S 降到最小值, 校准模式下的输入参考电压大小必须与运算放大器模式下输入的直流工作电压相同。

步骤 2. 设置 OP10FFSET[4:0]=00000, 判断 OP10OUT 的值, 如果是低电平“0”设置 OP10FFSET[4]=0; 如果是高电平“1”设置 OP10FFSET[4]=1。

步骤 3. 设置 OP10FFSET[3:0]=0000, 读取 OP10OUT 的值。

步骤 4. 将 OP10FFSET[3:0]的值加 1, 然后再读取 OP10OUT 引脚值。

如果 OP10OUT 引脚值没有改变, 重复步骤 4 直到 OP10OUT 引脚值发生改变;

如果 OP10OUT 引脚值发生改变, 记录此时 OP10FFSET[3:0]值为 V00S1, 转到执行步骤 5。

步骤 5. 设置 $OP10FFSET[3:0] = 1111$ ，读取 $OP10UT$ 的值。

步骤 6. 将 $OP10FFSET[3:0]$ 的值减 1，然后再读取 $OP10UT$ 的值。

如果 $OP10UT$ 引脚值没有改变，重复步骤 6 直到 $OP10UT$ 引脚值发生改变；


如果 $OP10UT$ 引脚值发生改变，记录此时 $OP10FFSET[3:0]$ 值为 $VOOS2$ ，转到执行步骤 7。

步骤 7. 重新存储 $OP10FFSET[3:0] = VOOS = (VOOS1 + VOOS2) / 2$ ，校准完成。若 $(VOOS1 + VOOS2) / 2$ 非整数，则只取整数部分，完成后需关闭 $OP10FFSET_EN$ 。

18 比较器（CMP0 和 CMP1）

AD18F02 提供两个比较器，可以选取多个输入作为比较器输入源。

18.1 比较器 CMP0



CMP0 电路图


18.1.1. CMPOCON (比较器控制寄存器)

地址：0XF78

Bit	Name	Description	Attribute	Reset
7	CMPOEN	比较器的使能 1: 使能 CMP 0: 禁止 CMP	R/W	0
6	CMPOOUT	CMP0 比较器的输出	R	0
5	CMPOOS	比较器输出信号是否取反 1: 取反 0: 同向	R/W	0

Bit	Name	Description	Attribute	Reset
4:2	CMPOPCH [2:0]	比较器的正端输入 000: FVROUT 001: OPOOUT_ANA 010: COP0_PA3 011: COP1_PB0 100: BUOUT_ANA 101: DAC0OUT 110: DAC1OUT 111: OP1OUT_ANA	R/W	000
1:0	CMPONCH [1:0]	比较器的负端输入 00: Reserved 01: DAC0OUT 10: CON0_PA2 11: CON1_PB1	R/W	00

18.2 比较器 CMP1



CMP1 电路图

18.2.1. CMP1CON (比较器控制寄存器)

地址：0XF77

Bit	Name	Description	Attribute	Reset
7	CMP1EN	比较器的使能 1: 使能 CMP 0: 禁止 CMP	R/W	0
6	CMP1OUT	CMP1 比较器的输出	R	0
5	CMP1POS	比较器输出信号是否取反 1: 取反 0: 同向	R/W	0
4:2	CMP1PCH [2:0]	比较器的正端输入 000: FVROUT 001: OP0OUT_ANA 010: C1P0_PA3 011: C1P1_PB0 100: BUOUT_ANA 101: DAC0OUT 110: DAC1OUT 111: OP1OUT_ANA	R/W	000
1:0	CMP1NCH [1:0]	比较器的负端输入 00: Reserved 01: DAC1OUT 10: C1N0_PA2 11: C1N1_PB1	R/W	00

18.3 比较器输出控制寄存器

18.3.1. CMPCON (比较器控制寄存器)

地址：0XF76

Bit	Name	Description	Attribute	Reset
7:4	CMPFILTER [3:0]	CMP 的滤波时间 $T = (CMPFILTER[3:0] \ll 4 + 0X0F) / F_{cpu}$ 有效滤除 CMP0OUT 与 CMP1OUT 在 T 时间内的毛刺 CMPFILTER[3:0]==0x00 时没有滤波	R/W	0000
3	C1OUT1EN	使能比较器 CMP1OUT 由 PB2 输出, 此时使能 PB2 IO 状态为输出 1: 使能 0: 禁止	R/W	0

Bit	Name	Description	Attribute	Reset
2	C1OUT0EN	使能比较器 CMP1OUT 由 PA1 输出,此时使能 PA1 IO 状态为输出 1: 使能 0: 禁止	R/W	0
1	COOUT1EN	使能比较器 CMP00OUT 由 PB2 输出,此时使能 PB2 IO 状态为输出 1: 使能 0: 禁止	R/W	0
0	COOUT0EN	使能比较器 CMP00OUT 由 PA2 输出,此时使能 PA2 IO 状态为输出 1: 使能 0: 禁止	R/W	0

19 LCD 驱动模块

AD18F02 可驱动 1/2Bias 的 LCD，使能 LCD 控制位后，芯片需程序控制输出驱动 LCD。

19.1 LCD 管脚设置

若使能 LCD 模块并使能 COM 口功能，相应的 I/O 口将被强制作为输入态，无需考虑相应 TRIS 位的状态。

19.2 LCD 相关寄存器

19.2.1. LCDCON (LCD 使能寄存器)

地址:0XF71

Bit	Name	Description	Attribute	Reset
7	LCDEN	LCD 使能寄存器 1: 使能 0: 禁止	R/W	0
6:0	Reserved			

19.2.2. LCDCON1 (比较器控制寄存器)

地址: 0XF70

Bit	Name	Description	Attribute	Reset
7	COM7EN	COM7 口使能 (PB1) 1: 使能 0: 禁止	R/W	0
6	COM6EN	COM6 口使能 (PB0) 1: 使能 0: 禁止	R/W	0
5	COM5EN	COM5 口使能 (PA5) 1: 使能 0: 禁止	R/W	0
4	COM4EN	COM4 口使能 (PA4) 1: 使能 0: 禁止	R/W	0
3	COM3EN	COM3 口使能 (PA3)	R/W	0

Bit	Name	Description	Attribute	Reset
		1: 使能 0: 禁止		
2	COM2EN	COM2 口使能 (PA2) 1: 使能 0: 禁止	R/W	0
1	COM1EN	COM1 口使能 (PA1) 1: 使能 0: 禁止	R/W	0
0	COM0EN	COM0 口使能 (PA0) 1: 使能 0: 禁止	R/W	0

19.2.3. LCDCON2 (比较器控制寄存器)

地址: 0XF6F

Bit	Name	Description	Attribute	Reset
7:6	LCDISEL	LCD 输出电流选择位 00: 100uA@5V 01: 200uA@5V 10: 400uA@5V 11: 800uA@5V	R/W	00
5:2	Reserved			
1	COM9EN	COM9 口使能 (PB3) 1: 使能 0: 禁止	R/W	0
0	COM8EN	COM8 口使能 (PB2) 1: 使能 0: 禁止	R/W	0

19.2.4. LCDCON3 (比较器控制寄存器)

地址: 0XF6E

Bit	Name	Description	Attribute	Reset
7	COM17EN	COM17 口使能 (PC5) 1: 使能 0: 禁止	R/W	0
6	COM16EN	COM16 口使能 (PC4) 1: 使能 0: 禁止	R/W	0

Bit	Name	Description	Attribute	Reset
5	COM15EN	COM15 口使能 (PC3) 1: 使能 0: 禁止	R/W	0
4	COM14EN	COM14 口使能 (PC2) 1: 使能 0: 禁止	R/W	0
3	COM13EN	COM13 口使能 (PC1) 1: 使能 0: 禁止	R/W	0
2	COM12EN	COM12 口使能 (PC0) 1: 使能 0: 禁止	R/W	0
1	COM11EN	COM11 口使能 (PB5) 1: 使能 0: 禁止	R/W	0
0	COM10EN	COM10 口使能 (PB4) 1: 使能 0: 禁止	R/W	0

20 8X8 硬件乘法器

AD18F02 包含一个 8x8 硬件乘法器。该乘法器可执行无符号运算并产生一个 16 位运算结果，该结果存储在—对乘积寄存器 **PRODH:PRODL** 中。该乘法器执行的运算不会影响状态寄存器中的任何标志。

通过硬件执行乘法运算只需要 1 个指令周期。硬件乘法器具有更高的计算吞吐量并减少了乘法算法的代码长度，从而可在许多以前仅能使用数字信号处理器的应用中使用 AD18F02 器件。

21 电气特性

下列所有数据除特别列明外，皆于 $T_a=25^{\circ}\text{C}$ ， $V_{DD}=5\text{V}$ 条件下获得

符号	描述	最小值	典型值	最大值	单位	条件(25°C)
VDD	工作电压	2.2	5	5.5	V	
F _{SYS}	系统时钟(CLK)=					
	HIRC/2	0		8M	Hz	VDD=5V
	HIRC/4	0		4M		
	HIRC/8	0		2M		
	HIRC/16	0		1M		
	LIRC		1M			
I	PWSAVE 模式下电流		41		μA	VDD=5V
I	DEEPPWSAVE 模式下电流		18		μA	VDD=5V
I	PWOFF 模式下电流		1.0		μA	VDD=5V
V _{IL}	输入低电压	0		0.2*VDD	V	SMTV=0
		0		0.3*VDD		SMTV=1
V _{IH}	输入高电压	0.4*VDD		VDD	V	SMTV=0
		0.7*VDD		VDD		SMTV=1
I _{OH}	IO 输出拉电流		10		mA	VDD=5V, V _{IO} =4.5V
I _{OL}	IO 输出灌电流		3.0		mA	VDD=5V, V _{IO} =0.5V, CUR=0
			20		mA	VDD=5V, V _{IO} =0.5V, CUR=1
	PB2 输出拉电流		50		mA	VDD=5V, V _{IO} =4.5V, CUR<3:1>=111
	PB2 输出灌电流		60		mA	VDD=5V, V _{IO} =0.5V, CUR<3:1>=111
R _{PU}	I/O 口上拉电阻		30		K Ω	RSEL=1
			190		K Ω	RSEL=0
R _{PD}	I/O 口下拉电阻		30		K Ω	RSEL=1
			300		K Ω	RSEL=0


f_{HIRC}	校准后的 HIRC 频率	-2.0%	16	+2.0%	MHz	25°C, 2.4V~5.5V
		-2.5%		+2.5%		0°C~70°C 2.4V~5.5V
V_{ADC}	ADC 工作电压	2.7		VDD	V	
V_{AD}	ADC 的输入电压	0		Vref	V	
AD_{rs}	ADC 分辨率			12	Bit	
T_{ADCONV}	ADC 转换时间 (T_{ADCLK} 是选定 AD 转换时钟周期)		13		T_{ADCLK}	
FVR	ADC 的参考电压	-1%	1	+1%	V	VDD=2.7V~5.0V
OP	VDD	2.7	—	5.5	V	
	V_{OS}		±1		mv	校准后
	V_{CM_OUT}	VSS+0.1	—	VCC-0.1	V	
	BW	—	3.8	—	MHz	
	A_{OL}	60		—	dB	
	PSRR	-60		—	dB	
LVD	低电压复位电压	-5%	2.2	+5%	V	电压选择 2.2V
			2.4			电压选择 2.4V
			2.6			电压选择 2.6V
			2.7			电压选择 2.7V
			2.9			电压选择 2.9V
			3.0			电压选择 3.0V
			3.1			电压选择 3.1V
			3.3			电压选择 3.3V
			3.6			电压选择 3.6V
			3.7			电压选择 3.7V
			3.8			电压选择 3.8V
			4.1			电压选择 4.1V
			4.2			电压选择 4.2V
			4.3			电压选择 4.3V
V_{CM_CMP}	共模电压范围	0	—	VDD-1.5	—	
T_{RP_CMP}	响应时间	—	0.25	—	us	VDD=5.0V

T _{WDT}	看门狗超时溢出时间		8.5		S	111
			4.31			110
			2.23			101
			1.1			100
			0.653			011
			0.391			010
			0.260			001
			0.1284			000

注：参数是设计参考值，并未在生产时对每个芯片进行测试。


22 封装尺寸

TSSOP20



SOP16

标注	尺寸	最小 (MM)	最大 (MM)	标注	尺寸	最小 (MM)	最大 (MM)
A		9.85	9.95	C4		0.2	0.25
A1		0.380	0.470	D		1	1.1
A2		1.245	1.295	D1		0.50	0.70
A3		0.302TYP		D2		0.15	0.25
B		3.875	3.925	R1		0.20TYP	
B1		5.90	6.10	R2		0.20TYP	
B2		5.00TYP		θ 1		11°	13°
C		1.42	1.48	θ 2		11°	13°
C1		0.675	0.725	θ 3		0° -8°	
C2		0.675	0.725	θ 4		4° -12°	
C3		0.15	0.25				



Technical drawing of the SOP16 package showing top, side, and detail views with dimension labels A, A1, A2, A3, B, B1, B2, C, C1, C2, C3, C4, D, D1, D2, R1, R2, θ 1, θ 2, θ 3, θ 4.


Top view labels: A, A1, A2, A3, B, B1, B2, C, C1, C2, C3, C4, D, D1, D2, R1, R2, θ 1, θ 2, θ 3, θ 4.

Side view labels: C1, C2, C3, C4, D, D1, D2, R1, R2, θ 1, θ 2, θ 3, θ 4.

Detail view labels: D1, D2, C4, R1, R2, θ 1, θ 2, θ 3, θ 4.

球形标记: $\phi 1.0 \pm 0.1$

QFN20



机械尺寸/mm			
字符 SYMBOL	最小值 MIN	典型值 NOMINAL	最大值 MAX
A	0.70	0.75	0.80
A1	—	0.02	0.05
A2	0.203 REF		
b	0.15	0.20	0.25
D	2.90	3.00	3.10
D2	1.55	1.65	1.75
E	2.90	3.00	3.10
E2	1.55	1.65	1.75
e	0.40 BSC		
K	0.175	0.275	0.375
L	0.35	0.40	0.45
h	0.20	0.25	0.30
Ne	1.60 BSC		
Nd	1.60 BSC		

23 订购信息

丝印信息

现行ADUC的单片机表面印有一栏信息：产品代码和日期码。

Marking

B802	2	52	1	XX
Device code	Year	Week	SeriesNo	Internal Usage
Year: 1: 2021; 2: 2022				
Week: 01:第1周; 23:第23周				
SeriesNo: 序列号0-Z, 1:当前周第2个工单				

标签信息

货品内外包装上粘贴的标签上包含：产品名称，封装信息，芯片批号，丝印信息，出货日期及包装数量。

产品名称

封装信息

芯片批号

丝印信息

出货日期

包装数量

Part No: AD18F02Q20-XTR

Package:QFN20

Lot No: R2H400820

Marking:B80212013f

Date: 2022-01-27

QTY: *****

空片

采购信息

AD18F02		
产品名称	封装信息	工作温度
AD18F02S16-XT	SOP16, 绿色封装	-40~85℃
AD18F02N20-XT	TSSOP20, 绿色封装	-40~85℃
AD18F02Q20-XTR	QFN20 (3*3), 绿色封装	-40~85℃